南京理工大学电光学院数字逻辑电路课件第5章 时序逻辑电路.ppt

状态表 X Q1 Q0 Q1 Q0 Z 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 1 0 0 1 0 0 1 0 1 1 1 0 1 1 0 0 1 0 1 1 1 1 1 1 n n n+1 n+1 状态图 00 10 01 11 0/0 0/0 0/0 0/0 1/0 1/0 1/0 1/1 Q1Q0 X/Z 功能: 1111序列检测器 输出方程：Z=XQ0Q1 n n 状态方程： Q0 =XQ1Q0+XQ0 =X(Q0+Q1) Q1 =XQ1+X+Q0Q1 =X(Q0+Q1) n+1 n+1 n n n n n n n n n n 5.6.2 异步时序逻辑电路的分析方法 异步时序逻辑电路分类: 脉冲型: 用脉冲的有无表示信号; 2) 电位型: 用电位的高低表示信号; 分析异步时序电路的规定: 输入信号只有在电路稳定状态时才发生变化; 2) 每一个时刻仅允许一个输入变量发生变化. 0 1 0 1 1 0 0 1 0 0 1 0 1 1 0 0 1 0 例: 试分析下列异步时序电路的逻辑功能 1J 1K C1 Q Q F0 1J 1K C1 Q Q F2 X 1J 1K C1 Q Q F1 1 1 1 1 驱动方程 J0=Q2Q1=Q2+Q1 , K0=1 J1=K1=1 J2=Q1Q0 , K2=1 n n n n n n 1、脉冲型异步时序电路的分析方法(波形分析法) 解: 时钟信号 CLK1=Q0 CLK0=CLK2=X ② 当CLK由0变成1时, TG2和TG3导通,TG1和TG4截止: Q’经TG2保持CLK上升沿到来前一瞬间时的D信号; D经TG3再经非门送到输出Q端. TG3 TG1 TG2 1 1 TG4 1 1 D CLK CLK CLK CLK CLK Q’ Q’ Q Q CLK CLK CLK 可见，这种形式的触发器属于上升边沿触发的D触发器。 D Q Q D D D D TG3 TG1 TG2 1 1 TG4 1 1 D CLK CLK CLK CLK CLK Q’ Q’ Q Q CLK CLK CLK 5.3.3 集成触发器 5.4 触发器使用中的几个问题 5.4.1 触发器逻辑功能的转换 触发器逻辑功能转换示意图: 转换 电路 已有 触发器 A B X Y Q Q CP 将已有触发器转换 为所需触发器的功 能,实际上是求转换 电路,即求转换电路 的函数表达式: X=f1(A,B,Qn) Y=f2(A,B,Qn) 1. 代数法 通过比较已有触发器和待求触发器的特性方程, 求转换 电路的函数表达式. 例: 把JK触发器转换为D触发器. 解: 已有JK触发器的特性方程为: Qn+1=JQn+KQn 待求D触发器的特性方程为: Qn+1=D 为求出转换电路的函数表达式,可将D触发器的特性方程转换为: Qn+1=D=D(Qn+Qn)=DQn+DQn 比较JK触发器的特性方程,可得: J=D K=D 1J C1 1K Q Q 1 CLK D 例: 将JK触发器转换为T触发器. T Qn Qn+1 0 0 0 0 1 1 0 1 1 1 0 T触发器特性表 1T C1 Q Q T CLK 逻辑符号 T触发器的特性 归纳为: T=0 保持 T=1 翻转 T触发器的特性方程: Qn+1=TQn+TQn 将上式和JK触发器特性方程 Qn+1=JQn+KQn 比较,可得 J=K=T 1J C1 1K Q Q CLK T 注意：在这个电路中，由于采用的是下降边沿J