第八章章节可编程片上系统芯片sopc资料.pptVIP

第八章可编程片上系统芯片SOPC 8.1 SOPC概述 可编程片上系统芯片SOPC（System On a Programmable Chip）是Altera公司于2000年提出的一种灵活高效的SOC解决方案，SOPC利用可编程逻辑技术把整个电子系统集成在一个单片上，是一种特殊的嵌入式系统芯片。 与可编程逻辑器件一样，SOPC的设计也仅需完成前端设计，故其设计投入比较少，设计方法灵活，SOPC的系统功能可裁减、易扩充，结合了SOC和CPLD、FPGA的优点。 作为一种系统级芯片，SOPC具有低的设计成本和开发风险，从而获得广泛的应用。 SOPC是一种可编程逻辑器件，与普通PLD相比，SOPC具有如下特点： 1．至少包含一个嵌入式处理器内核。 2．具有一定容量的片内高速RAM。 3．具有足够的片上可编程逻辑资源。 4。具有处理器调试接口和编程接口。 除了嵌入处理器硬核的SOPC之外，基于FPGA的嵌入CPU软核的片上可编程系统的实现方法也得到广泛的应用，这类基于FPGA的嵌入式CPU软核比较常用的是Xilinx公司的8位嵌入式RISC处理器软核PicoBlaze、32位嵌入式RISC处理器软核MicroBlaze和Altera公司的NIOS软核。 Xilinx公司的Virtex系列FPGA（包括VirtexII、Virtex4和Virtex5）和Spartan III（包括Spartan3A、Spartan3E和Spartan3）系列FPGA均支持基于嵌入式CPU软核的SOPC设计实现。 Xilinx 的SOPC概况 8.2 Virtex-II系列FPGA的结构和性能 8.2.1 概述 Virtex-II系列FPGA是一种大容量、高性能的新一代现场可编程门阵列平台器件。 Virtex-II系列FPGA的主要性能如下： 支持IP核设计实现，支持基于8位嵌入式处理器软核PicoBlaze和32位嵌入式处理器软核MicroBlaze的片上系统设计实现。逻辑资源密度：40K-10M PLD门；内部时钟：420MHz； I/O数据传送速率：840Mb/S。 18Kbit的可选RAM模块可构成3M比特双口RAM；最高容量为1.5M比特的分布式RAM资源。 与外部存储器的高性能接口 。 高性能算术运算功能，嵌入式18bit×18bit专用乘法器模块，快速超前进位链。 灵活可变的逻辑资源，最多可达93184个带时钟许可的内部寄存器/锁存器； 最多可达93184个查找表LUT（Look-Up-Table）或者可级联16位移位寄存器； 支持宽输入逻辑函数，并且有宽位的多路选择器； 内部三态总线； 支持积项和的水平级联链 ; 高性能的时钟管理电路，最多达12个数字时钟管理器DCM（Digital Clock Manager）组件，16个全局时钟多路选择缓冲器。 高性能的输入输出技术 ，最多达1108个用户输入/输出引脚，支持19种单端信号标准和8种双端差分信号标准。 支持IEEE 1149.1边界扫描技术和IEEE 1532在系统配置技术。 8.2.2 Virtex-II FPGA的总体结构 8.2.3 Virtex-II系列 FPGA的可构造逻辑模块 Virtex-II的CLB 1. Slice的结构 2. Virtex-II Slice中的触发器 3. 分布式RAM 每个函数发生器可以构成16×1的同步RAM资源，这部分RAM资源称为分布式可选择RAM单元。一个CLB中的RAM的构造方式有如下几种： ·16×8bit单口RAM， ·32×4bit单口RAM， ·64 × 2bit单口RAM， ·128 × 1bit单口RAM， ·16 × 4bit双口RAM， ·32 × 2bit双口RAM， ·64 × 1bit双口RAM。 4. 移位寄存器 5. 多路选择器 Virtex-II的函数发生器和与其相关的多路选择器可以组成宽位的多路选择器： 用一个Slice可以组成一个四选一的路选择器， 用二个Slice可以组成一个8选一的选择器， 用一个CLB可以组成一个16选一的多路选择器， 用二个CLB可以组成一个32选一的多路选择器。 6. 算术运算逻辑 Virtex-II的CLB中的算术运算逻辑由快速进位链和Slice中的XOR门等逻辑资源构成，一个Slice可以组成2位全加器，一个CLB中有2个独立的进位链。 由二个Slice实现的4位全加器逻辑图 7. 积项和（Sum OF Products） FPGA的函数发生器只能构成一个四个变量的任意函数，为了扩展组合函数的规模，在Virtex-II的Slice中，有一个称为ORCY的专用