面向无线通信数字信号处理的微处理器设计-通信与信息系统专业毕业论文.docxVIP

万方数据 万方数据 DIGITAL SIGNAL PROCESSING ON WIRELESS COMMUNICATION ORIENTED MICROPROCESSOR DESIGN A Thesis Submitted to University of Electronic Science and Technology of China Major: Communication and Information System Author: Peng Zhou Advisor: Xiang Ling School: National Key Laboratory of Science and Technology on Communications 注 1 注明《国际十进分类法 UDC》的类号 独 创 性 声 明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工 作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地 方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含 为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明 确的说明并表示谢意。 签名： 日期： 年 月 日 关于论文使用授权的说明 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁 盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文 的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或 扫描等复制手段保存、汇编学位论文。 （保密的学位论文在解密后应遵守此规定） 签名： 导师签名： 日期： 年 月 日 摘要 摘 要 无线通信技术的不断发展使其对数字信号处理平台的处理速度和易升级性有 很大的要求。FPGA 阵列结构已经成为取代传统的 ASIC 多芯片结构的高效数字信 号处理平台，这种平台在可配置、易升级性上都有明显优势。而在这种平台上实 现信号处理算法可以采用处理器模式和逻辑模式两种，其中处理器模式在灵活性 上和升级周期上明显优于逻辑模式，但在处理速度上逊色很多。本文采用的处理 平台上，我们采用了“处理器+加速器”的模式以兼顾以上两者的优势，以取得更 好的性能。对于处理器而言，目前市场上广泛使用的有 ARM/TI DSP 两种，这两 类在特定的领域都有较好的优势，但在通信数字信号处理这一特定应用中，需要 一些针对性的特殊设计。 本论文针对无线通信数字信号处理这一特定应用，进行了微处理器的设计。 首先，本论文在深入理解无线通信算法的基础上，以通用精简指令集计算机架构 （RISC）为基础，针对无线通信算法中的常用运算，进行了指令集的扩展，新增 了乘加和比特反转等指令，使微处理器在无线算法处理上的执行时钟数上有一定 的提升。在设计方法学上，本论文通过运用 EDA 软件，采用指令集描述语言进行 架构描述和设计，使设计的重点在于架构和指令集的描述而不是代码的编写和调 试，从而极大的减小了处理器的设计周期。同时，对于编译器的设计，本研究采 用对 EDA 软件进行配置的方式实现，缩短了编译器的设计周期，也提高了处理器 的易用性。 本论文设计的微处理器采用六级流水的架构，指令的处理分为指令预取、取 指令、指令译码、指令执行、存储器访问和寄存器写回六级流水，流水实现单周 期指令操作，使指令在处理的吞吐率上有一定的优势；同时，论文在深入研究流 水线执行的过程的基础上，发现了流水线存在的数据冲突和分支冒险，并对此提 出了合理的解决办法，极大地提高了处理器的执行效率。此外，本处理器扩展了 中断接口，方便处理器和外部环境进行信息交互，以实现处理器和加速器的协调 工作，通过加速器的引入进一步提升数字信号处理的速度。最后，通过架构描述 自动生成 RTL 代码，同时生成相应的逻辑电路在 FPGA 上得到验证。 关键词：处理器设计、无线通信、数字信号处理、寄存器传输级 I ABSTRACT ABSTRACT With the more and more serious complexity of the communication system, the ability of the digital signal processing platform has encountered rigorous requirement on processing speed and updating ability. The processing infrastructure consisting of FPGAs array takes the place of traditional infrastructure con