面向NoC多核并行测试的数据处理技术研究-计算机系统结构专业毕业论文.docxVIP

面向 NoC 多核并行测试的数据处理技术研究 摘 要 伴随着片上系统由总线架构朝着片上网络架构方向发展，芯片复杂度的提 高使得测试访问变得困难，同时测试数据量及其测试时间也在增长，而且传统 的并行测试要求多个 ATE 通道的支持。为此，展开复用片上网络架构并行测试 的测试数据处理技术研究，论文主要工作如下： （1）调研了测试数据压缩和测试的国内外研究现状，阐述了测试的必要性 和测试过程，并对课题涉及到的相关测试基础知识进行了介绍。 （2）提出基于多扫描链的测试集合并算法，将测试向量长的测试集作为目 标测试集，以扫描切片为对象进行测试集合并。有效缩减测试数据量达到42.8% 且高于同类方法，减少了测试时间，降低了测试移位功耗，降低了对ATE通道数 量的需求且只需单个通道，简化了测试集分离电路的硬件开销。更重要的是该 算法结合了复用片上网络架构的思想，提高了测试访问性。 （3）由于测试集确定位的无规律分布，上文测试集合并算法得到的共享测 试集数据量依然对 ATE 的工作频率和通道带宽提出了严峻的挑战。对此，进一 步提出了基于数据块之间极少数相同位或极少数不同位的数据压缩及解压算 法。根据数据块之间这些极少数相同位或极少数不同位，低频次数据块与参与 Huffman 编码的高频次数据块取得相关性联系，并通过一定的方式共享其较短的 哈夫曼码字，从而精简 Huffman 编码状态表，达到数据压缩的目的。实验表明, 与均同类经典方案，该方案的平均压缩率提高了 6.11%~22.89%，且算法简单。 本文对于实现片上网络多核并行测试有重要的作用和意义。 关键词：片上网络 并行测试 共享测试集 The Research on Test Data Processing Technology for Concurrent Core Test Reusing NoC ABSTRACT With the development of SoC architecture from bus to NoC, More and more IP cores are integrated on single chip, it makes test access become difficult, the test time and test data volume also increases, and it requires multiple ATE channel support concurrent testing in traditional test. Therefore, this dissertation expanded the studies on test data processing technology for concurrent core test reusing NoC, the main tasks are as follows: Investigated present research situation of test data compression and test, explained the test necessity and process of test, and gived some introductions on test basic knowledge related to the dissertation. This dissertation proposed a new method for merging test sets based on multiple scan chains, the test set whose test vector is long is selected as targeted test set, to merge the other one in the form of scan slices. The algorithm can compresses test data reaching 42.8% which is higher than Similar scheme，reduces the power consumption of shift test bits, reduces test time, reduced number of demanded ATE channel，simplifies the design separation architecture hardware. More importantly, improves the capability of test access by reusing NoC architecture. S