燕山大学数字电子技术基础课件第四章 触发器.pptVIP

第四章 触发器 第一节 概述 第二节 触发器的电路结构与动作特点 一、基本RS触发器 3.工作原理 4.逻辑功能的描述 二、同步RS 触发器(Synchronous RSFF) 1.电路结构和逻辑符号 3.特性表、特性方程、波形图 4.动作特点 三、主从触发器(Master-slave FF) 1.主从RS触发器 2.主从JK触发器 （1）工作原理 四、边沿触发器(Edge) （一）CMOS边沿触发器 D触发器的特性表，特性方程和状态图 （二）维持阻塞触发器（D触发器） （三）利用传输延迟时间的边沿触发器 第三节 触发器的逻辑功能及其描述方法 三、触发器逻辑功能的相互转换 * 触发器:(Flip-Flop)能存储一位二进制信号的基本单元。用FF表示。 特点： 1.有两个稳定状态，用0和1表示； 2.输入信号可改变其状态，且输入信号撤消后，其改变后的状态可保留下来。 分类： 按电路结构分： 基本RSFF、同步FF、主从FF、边沿FF(包括维持－阻塞FF、CMOS边沿FF等)。其中，基本RSFF无时钟信号，其他均有时钟信号。 按逻辑功能分： RSFF、DFF、JKFF、TFF等。 学习要点： 分清触发器逻辑功能与电路结构的区别； 会画工作波形。 1.电路组成： 用与非门和或非门均可构成，这里介绍与非门构成的电路。 2. 状态和输入信号 触发器的状态： 用Q端的值表示。Q=1,Q =0为1状态，反之为0状态。 原状态：观察的时刻的状态（输入信号没有改变）。记为 。 新状态：输入信号变化后出现的状态。记为 .也称为次态。 在分析电路原理时，要把原状态作为已知条件，即把 作为输入变量。 RD SD Q Q RD SD Q Q SD:Set(Direct)，置1端。 RD:Reset(Direct)，置0端。 高电平有效 非号和输入端的园圈均表示低电平有效 RD SD Q Q RD SD Q Q S R Q Q SD RD S R Q Q SD RD 输入信号 Qn+1=1、Qn+1=0 1 0 0 1 不论原状态如何，都有: －－置0 Qn+1=0、Qn+1=1 1 若：Qn=0,则Qn+1=0 若：Qn=1,则Qn+1=1 －－置1 －－保持 1 当两门tPD相同时，将产生振荡； 当两门tPD相异时，新状态和延迟时间有关。 －－不定 从输入信号变化起，经2tPD电路稳定。 电路有正反馈。 0 1 1 (2)若 和 同时变为1， (1) = =1； ＝ ＝0 ＝ ＝1 =0、 =1 ＝1， ＝0 RD SD Q Q 4.动作特点 直接控制：输入信号直接控制输出端Q和Q 的状态。 RD SD Q Q 工作波形： 用或非门构成的基本RSFF也可用右表描述。 (1)特性表 保持 置1 清0 不定 (2)特性方程 1 1 1 1 0 10 11 01 00 Qn 只需将表中的SD和RD看作是该触发器输入信号SD和RD的反变量即可。同时将表中的 1* 改为 0* 。 RD SD Q Q (4)激励表（驱动表) 1 1 1 0 1 0 1 1 0 1 0 1 0 0 RD SD Qn+1 Qn (3)状态转换图 简称：状态图 1 0 =1 =0 =1 =0 =1 = = =1 在数字系统中，常常要求某些触发器在同一时刻动作（改变状态，也称为翻转）这就要求有同步信号，该信号称为时钟信号CP(Clock Pulse)。 G1和G2门构成基本RS触发器。 用G3和G4两门引入时钟信号CP。 2.工作原理 CP=0时： G3、G4门均输出1,基本RSFF处在保持状态；输入信号S、R变化无影响。 CP=1时： G3、G4门打开,此时电路就是一个基本RSFF，只需把输入信号S、R分别看作： S = SD R = RD ;注意，输入信号已无下标D。 按上述规定，该触发器也满足基本RSFF的特性表、特性方程和状态图。 一定要注意，只有CP=1时，才能按特性表、特性方程求新状态。 CP S R Q Q 0 0 0 0 t t t t t 5.逻辑功能特点 有约束－－SR=0。 在CP=1期间，S,R的变化都将引起Q端状态的变化。因此易受干扰。 D锁存器 D Qn+1 = D 可用来存储一位二进制数。 其特点与同步结构的触发器相同。 返回10 1 (1)工作原理 用两个同步RSFF连成主从结构。因此，该电路应具有RSFF的逻辑功能。 CP=