重庆大学数字电子技术课件 第6章.pptVIP

第六章 时序逻辑电路 主要内容 1．时序逻辑电路的工作原理、分析方法设计方法。 2．介绍常用时序逻辑电路（MSI）的工作原理和使用方法。 第六章 时序逻辑电路 主要内容 6.1 概述 6.2 时序逻辑电路分析 6.3 时序逻辑电路设计 6.1 概述 6.1 概述 6.1 概述 第六章 时序逻辑电路 主要内容 ?6.1 概述 6.2 时序逻辑电路分析 6.3 时序逻辑电路设计 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 第六章 时序逻辑电路 主要内容 ?6.1 概述 ?6.2 时序逻辑电路分析 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 第六章 时序逻辑电路 【第六章习题】 P240： 1，2，3，12，26，29，36，37 ②置位法 注意： ?同步置数译Si，当CP来时直接置成Sj； ?异步置数译Si+1，立即置成Sj； ?置数可在任何一个状态下进行，只要跳过N-M个状态即可； ?异步置数也存在可靠性不高的问题，但同步置数无此缺点。 【例6-9】用复位法实现10进制计数器（采用4位二进制计数器74LS161） 【例6-9】用复位法实现10进制计数器（采用4位二进制计数器74LS161） 【例6-10】用同步置位法实现10进制计数器（采用4位二进制计数器74161） 【例6-11】采用4位二进制计数器74161实现模12的计数器，要求计数初值位0000。 0 0 0 1 1 8 0 1 0 1 1 9 1 0 0 0 0 0 0 0 0 0 Z 1 1 1 1 1 1 0 0 0 0 Q4 1 1 0 0 0 0 1 1 1 0 Q3 1 1 1 1 0 0 1 1 0 0 Q2 1 0 1 0 1 0 1 0 1* 0 Q1 2 3 4 5 0 1 6 7 10 11 CP 【例6-11】采用4位二进制计数器74161实现模12的计数器，要求计数初值位0000。 0 0 0 1 1 8 0 1 0 1 1 9 1 0 0 0 0 0 0 0 0 0 Z 1 1 1 1 0 0 0 0 0 0 Q4 1 1 0 0 1 1 1 1 0 0 Q3 1 1 1 0 1 1 0 0 1 0 Q2 1 0 1* 0 1 0 1 0 1* 0 Q1 2 3 4 5 0 1 6 7 10 11 CP 2．MN的情况 ①若M=N1×N2 (a)并行进位法：将N1（进制计数器）与N2采用并行进位方式连接，即低位C作高位计数器的使能端，N1、N2共用一个CP，工作在同步方