数字系统地设计与实验实验报告材料.docVIP

实用标准文档 PAGE 2 文案大全 数 字 系 统 的 设 计 与 实 验 学院： 专业： 班级： 学号： 姓名 指导老师 2013 年 12月 10 日 实验一 原码反码发生器 一 实验目的： 掌握组合逻辑电路的基本设计方法。 学习波形仿真的方法。 加深对最简单的二进制原码、反码的理解，灵活运用基本的逻辑门。 二 实验内容 1、设计的电路应具备以下功能： A．包含如下端口： 一个选择信号端口，一个8位二进制输入端口，一个原码/反码输出端口。 B. 选择信号的逻辑状态为0时输出原码；逻辑状态为1时输出反码。 2、完成电路设计。 3、对设计的正确性进行验证。 三 实验要求 1、列出所要实现的功能的真值表。 输入端口 输出端口 cin(十六进制) Fin cout 01H 0 01H 02H 1 FDH 03H 0 03H 04H 1 FBH 05H 0 05H 06H 1 F9H 07H 0 07H 08H 1 F7H 2、画出电路的逻辑图。 3、编写用VHDL语言描述的源程序。 library ieee; use ieee.std_logic_1164.all; entity shiyan1 is port (cin : in std_log