第二章-80X86微处理器小结.pptVIP

1.存储器的分段结构 8086有20条地址线， 最大可寻址空间为 220＝1MB， 可寻址的地址范围为 00000H～FFFFFH 该地址称物理地址 硬件用20位的物理地址来对存储单元进行寻址 存储器的分段管理 由于8086中的地址寄存器都是16位的，用户不能直接使用20位的物理地址，编程时需要使用逻辑地址来寻址存储单元。 逻辑地址由两个16位数构成，其形式为： 段的起始地址 ： 段内的偏移地址 （16位段地址） ：（ 16位偏移量） 存储器的分段管理 8088将存储空间分为多个逻辑段（段——Segment）来进行管理，要求： 段的20位的起始地址（xxxxxH）其低4位必须为0（xxxx0H），所以可以将它们省略，然后用1个16位数来表示表示段的首地址。 每段长度限216=64KB，所以段内偏移地址可以用1个16位数来表示（xxxxH）； 所以有： 段的起始地址 ： 段内的偏移地址 （16位段地址） ：（ 16位偏移量） 存储器的分段管理 逻辑地址的表示——段地址：偏移地址 存储器的分段管理 1MB 最多可分为16个不重迭的段。实际上，两个不同的逻辑段可以交叠，或者完全重叠。 一个存储单元可以拥有多个逻辑地址，但只可能拥有一个唯一的物理地址。 例如：物理地址： 00200H 逻辑地址： 0000H : 0200H 逻辑地址： 0020H : 0000H 物理地址和逻辑地址 每个存储单元都有一个唯一物理地址（00000H～FFFFFH） ，20位，该地址在指令执行时由地址加法器形成，并进行硬件寻址。 地址加法器的具体做法：段地址左移4位，然后加上偏移地址就得到20位物理地址。 用户编程时采用逻辑地址，其形式为： 段的首地址 : 段内偏移地址 它们由两个16位的无符号数构成 。 逻辑地址“1460H:100H” = 物理地址14700H 数据的存储格式 计算机中信息的单位有： 位（bit）、字节（byte）、 字（word）、双字（double word）等 在存储器中，信息的存储单元是：字节 存储的数据如果对齐边界，则存取速度较快 多字节的数据采取小端方式存储 8086的存储格式 信息的表示单位 位bit：存储一位二进制数：0或1。 字节Byte ： 8位二进制， D7～D0。 字Word： 16位/2个字节， D15～D0。 双字Double：32位/4个字节， D31～D0。 最低有效位LSB（Least Significant Bit）：指数据的最低位，即D0位； 最高有效位MSB（Most Significant Bit）：指数据的最高位，对应字节、字、双字分别指D7、D15、D31位。 存储单元及其存储内容 每个存储单元都有一个编号——存储器地址 每个存储单元存放一个字节的内容 例如：0002H单元存放有一个数据34H [0002H]＝34H 小端方式 多字节数据在存储器中占据多个连续的存储单元： 存放时，低字节存于低地址，高字节存于高地址； 多字节数据占据的地址空间用它的低地址来表示。 例如： 2号“字”单元： [ 0002H ] = 1234H 2号“双字”单元： [ 0002H ] = 80x86处理器的“低对低、高对高”的存储形式，被称为“小端方式”；相对应还存在“大端方式（big endian）”。 2.5 8086微处理器的时序 时序（Timing）是指信号高低电平（有效或无效）变化及相互间的时间顺序关系。 总线时序描述CPU引脚如何实现总线操作 CPU时序决定系统各部件间的同步和定时 8086微处理器的时序（续1） 总线操作是指CPU通过总线对外的各种操作 8088的总线操作主要有： 存储器读、I/O读操作 存储器写、I/O写操作 中断响应操作 总线请求及响应操作 CPU正在进行内部操作、并不进行实际对外操作的空闲状态Ti 8086微处理器的时序（续2） 总线周期是指CPU通过总线操作与外部（存储器或I/O端口）进行一次数据交换的过程 指令周期是指一条指令经取指、译码、读写操作数到执行完成的过程 8088的基本总线周期需要4个时钟周期,4个时钟周期编号为T1、T2、T3和T4 总线周期中的时钟周期也被称作“T状态” 时钟周期的时间长度就是时钟频率的倒数 当需要延长总线周期时需要插入等待状态Tw 8086微处理器的时序（续3） 任何指令的取指阶段都需要存储器读总线周期，读取的内容是指令代码 任何一条以存储单元为源操作数的指令都将引起存储器读总线周期，任何一条以存储单元为目的操作数的指令都将引起存储器写总线周期 只有执行IN指令才出现I/O读总线周期，执行OUT指令才出现I/O写总线周期 CPU响应可屏蔽中断时生成中断