数字左右电路实验报告触发器答案(共9篇).docxVIP

数字电路实验报告触发器答案(共9篇) 　　肇庆学院　　电子信息与机电工程学院数字电路课实验报告　　班姓名实验日期实验合作者：老师评定　　实验题目：触发器的功能测试　　一、实验目的　　掌握基本RS触发器的功能测试。　　掌握集成触发器的电路组成形式及其功能。熟悉时钟触发器不同逻辑功能之间的相互转换。认识触发器构成的脉冲分频电路。　　二、实验仪器：　　DZX-1型电子学综合实验装置UT52万用表GDS-806S双踪示波器74LS0074LS7474LS76　　三、实验内容数据分析　　触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一种具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。第一步，将触发器74LS74、74LS76引出端排列图和状态表画在实验报告上。　　测试基本RS触发器的逻辑功能　　用两个与非门组成基本RS触发器如图4-1，输入端R,S接逻辑电平开关输出插口，输出端Q、Q接逻辑电平显示插口，按表4-1要求测试。　　表4-1基本RS触发器特性表　　图4-1由74ls00连接成的基本RS触发器　　测试集成双JK触发器74LS76的逻辑功能1、测试RD、　　SD　　端的复位、置位功能　　74LS76逻辑符号如图4-2，对照其插脚取其中一JK触发器，RD、　　SD　　、J、K　　端分别接逻辑电平开关输出插口，CP接单次脉冲源，Q、Q接至逻辑电平显示输入插口。要求在RD=0，　　SD　　=1以及　　SD　　=0，RD=1时任意改变J、K及CP的状态用“ⅹ”符　　号表示，观测Q、Q状态。　　图4-274LS76管脚排列　　2、测试触发器的逻辑功能　　按表4-2的要求改变J、K、CP端状态，记录Q的状态变化，观察触发器状态的更新发生在CP脉冲的上降沿还是下降沿？　　表4-3集成双JK触发器74LS76特性表2　　图4-2JK触发器逻辑符号　　3、JK触发器的J、K端连在一起，构成T’触发器。　　在CP端输入1MHZ连续脉冲，用双踪示波器观察CP、Q端的波形，注意相位与时间的关系。　　SD　　图4-3JK触发器构成T’触发器电路图及CP、Q端的波形图测试集成双D触发器74LS74的逻辑功能　　1、74LS74逻辑符号如图4-3，对照其插脚，任取一只D触发器，按表4-3要求进行测试，并观察触发器状态的更新是在CP脉冲的上降沿还是下降沿？　　表4-3集成双D触发器74LS74的特性表　　SD　　图4-4D触发器逻辑符号及74LS74引脚图　　　　2、将D触发器的Q端与D端相连接，构成T触发器。测试方法同实验内容。　　图4-5D触发器构成T触发器电路图　　JK触发器简单应用实验————电路构成及测试　　　　实验电路照图4-6连接　　。时钟频率用时钟信号源的“Q的波形，并把波形图画在实验报告中。　　７”，加到CP端，用示波器分别显示Q0、Q1和　　图4-7JK触发器Q0、Q1和　　分析D触发器和JK触发器，找出它们的相同点和不同点。同：　　两者都是由基本RS触发器构成的边沿触发器异：　　1、JK触发器有JK两个输入端，能实现保持、置零、置一、翻转功能2、D触发器只有一输入端，能实现置零、置一功能　　的波形　　深圳大学实验报告　　课程名称：　　学院：信息工程　　班级：　　实验时间：　　实验报告提交时间：　　教务部制　　深圳大学学生实验报告用纸　　注：1、报告内的项目或内容设置，可根据实际情况加以调整和补充。　　2、教师批改学生实验报告时间应在学生提交实验报告时间后10日内。　　数字电路实验报告　　姓名：张珂班级：学号：　　10级8班XX　　实验一：组合逻辑电路分析　　一．实验用集成电路引脚图1．74LS00集成电路　　2．74LS20集成电路　　二、实验内容　　1、组合逻辑电路分析逻辑原理图如下：　　图组合逻辑电路分析　　电路图说明：ABCD按逻辑开关“1”表示高电平，“0”表示低电平；逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。　　实验分析：　　由实验逻辑电路图可知：输出X1=AB?CD=AB+CD，同样，由真值表也能推出此方程，说明此逻辑电路具有与或功能。2、密码锁问题：　　密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开；否则，报警信号为“1”，则接通警铃。　　试分析下图中密码锁的密码ABCD是什么？密码锁逻辑原理图如下：　　V　　图2密码锁电路分析　　实验分析：　　由真值表可知：当ABCD为1001时，灯X1亮，灯X2灭；其他