数字电子技术chart_5资料文档.pptVIP

可编程阵列逻辑（Programmabee Array Logic） 70年代末由MMI公司推出 双极性工艺、熔丝编程方式（一次性编程） 是在FPLA（现场可编程逻辑阵列）基础上发展而来的。 由可编程的与逻辑阵列、固定的或逻辑阵列和输出电路组成。 3、OLMC的结构控制字 PAL的输出结构（5）－－运算选通反馈结构 利用该结构可以产生多种算术、逻辑运算。 PAL的应用（1）－－设计组合逻辑电路（例5.2） PAL的应用（2）－－设计时序逻辑电路（例5.3） PAL的应用： GAL采用电可擦除的CMOS工艺制作，可以用电压信号擦除并可重新编程。 GAL器件的输出端设置了可编程的输出逻辑宏单元OLMC（Output Logic Macro Cell）。 通过编程可将OLMC设置成不同的工作状态，这样就可以用同一种型号的GAL器件实现PAL器件所有的各种输出电路工作模式，从而增强了器件的通用性。 GAL16V8的电路结构图 5.2.4 通用阵列逻辑（GAL） 1、GAL的基本电路结构及特点 GAL16V8 I0/CLK I1 I2 I3 I4 I5 I6 I7 I8 GND VCC F7 F6 F5 F4 F3 F2 F1 F0 I9/OE 20 11 10 1 2-9脚输入（固定） 1脚时钟（可定义成输入） 11脚 输出使能 （可定义成输入） 12-19脚输出（也可定义成输入） I/O O I/O GAL16V8的引脚图： 2、 输出逻辑宏单元(OLMC) (1) OLMC的结构 图 9-30 OLMC的内部结构 ?一个或门：实现或逻辑，是或阵列中的一员； ?一个D-FF：实现时序逻辑； ? 四个数据选择器：实现模式控制；(由AC0和AC1(n)编程控制) ? 门电路：辅助功能。 总控制 屏蔽不用乘积项 极性控制 ?当SYN=1时，8个单元都是组合型； ?当SYN=0时，允许每个单元自定义为组合型或寄存器型(由AC0、AC1(n)确定)； 每个OLMC包含或门阵列中的一个或门。一个或门有 8 个输入端，和来自与阵列的 8 个乘积项(PT)相对应。其中 7 个直接相连，第一个乘积项(图中最上边的一项)经PTMUX相连或门输出为有关乘积项之和。 异或门的作用是选择输出信号的极性。当XOR(n)为1时， 异或门起反相器作用，否则起同相器作用。XOR(n)是控制字中的一位，n为引脚号。 D触发器(寄存器)对异或门的输出状态起记忆(存储)作用，使GAL适用于时序逻辑电路。 4个多路开关(MUX)在结构控制字段作用下设定输出逻辑宏单元的组态。 PTMUX是乘积项选择器，在AC1(n)·AC0控制下选择第一乘积项或地(0)送至或门输入端。 OMUX是输出类型选择器，在AC1(n)+AC0控制下选择组合型(异或门输出)或寄存型(经D触发器存储后输出)逻辑运算结果送到输出缓冲器。 TSMUX是三态缓冲器的使能信号选择器，在AC1(n)和AC1控制下从UCC、地、OE或第一乘积项中选择 1 个作为输出缓冲器的使能信号。 FMUX是反馈源选择器。在AC1(n)、AC0控制下选择D触发器的Q、本级OLMC输出、邻级OLMC的输出或地电平作为反馈源送回与阵列作为输入信号。 (2) 结构控制字 GAL的结构控制字共 82 位，每位取值为“1”或“0”，如图 9-31 所示。图中XOR(n)和AC1(n)字段下的数字对应各个OLMC的引脚号。 图 9-31 GAL的结构控制字 SYN 决定GAL器件是具有寄存器型(时序型)输出能力(SYN=0)，还是纯粹组合型输出能力(SYN=1)。在OLMC(12)和OLMC(19)中，SYN还替代AC1(n)，SYN替代AC0作为FMUX的选择输入，以维护与PAL器件的兼容性。 AC0、AC1(n) 方式控制位。8 个OLMC公用1位AC0。AC1(n)共 8 位，每个OLMC(n)有1位，n为引脚号(12~19)。 AC0, AC1(n)两者配合控制各MUX的工作。 XOR(n) 极性控制位，共 8 位，每个OLMC(n)有 1 位，它通过异或门来控制输出极性。XOR(n)=0时，输出低有效； XOR(n)=1 时，输出高有效。 PT(n) 积项禁止位，共