第三章逻辑门电路基础.pptVIP

3.6.2 CMOS反相器的电路结构和工作原理 N型 P型 一、工作原理 1、当Vi=VIL=0， 由于T2（N 型）,VGS2＜VGS（th）N，T2截止; 而T1（P ）,VGS1=-VDD ＜ VGS（th）P，T1导通。 输出VO=VOH≈ VDD 2、当Vi=VIH=VDD， 由于T2（N 型）,VGS2=VDD ＞VGS2（th）N，T2导通; 而T1（P 型）,VGS1=0 ＞ VGS1（th）P，T1截止。 输出VO=VOL≈0 N型 P型 二、电压、电流传输特性 三、输入噪声容限 结论：可以通过提高VDD来提高噪声容限 3.6.3 CMOS 反相器的静态输入和输出特性 一、输入特性 二、输出特性 3.6.4 CMOS反相器的动态特性 一、传输延迟时间 二、交流噪声容限 三、动态功耗 3.7.1 其他类型的CMOS门电路 一、其他逻辑功能的门电路 1. 与非门 2.或非门 N型 P型 N型 P型 带缓冲极的CMOS门 1、与非门 带缓冲极的CMOS门 2.解决方法 二、漏极开路的门电路（OD门） N型 三、 CMOS传输门及双向模拟开关 1. 传输门 N型 P型 2. 双向模拟开关 四、三态输出门 N型 P型 三态门的用途 3.8.1 TTL与CMOS电路的接口 * 驱动和负载门的关系 无论是用TTL电路驱动CMOS电路还是用CMOS电路驱动TTL电路，驱动门必须能为负载门提供合乎标准的高、低电平和足够的驱动电流，也就是必须同时满足下列各式 驱动门 负载门 CMOS驱 动TTL 其中n和m分别为负载电流中IIH、IIL的格个数。 TTL驱动 CMOS 当TTL驱动CMOS电路时： TTL电路的VOH(min) ≈ 2.4V CMOS电路VIH(min) ≈ 3.5V。 当CMOS驱动TTL电路时： CMOS电路IOL(max) ≈ 0.5mA TTL电路 IIL(max) ≈ -1mA～-1.6mA。 解决的方法有： a. 外接上拉电阻Ru，提高TTL输出高电平值VOH(min)； b. 用电平转移的门电路 如CC40109转换电平； c. 用CMOS并联；用CMOS驱动门；通过 三极管放大器。 例3.6.1 用TTL驱动CMOS(采用上拉电阻RU)。解： VOH = VDD - RU(IOH + IIH)，IOH 、IIH为高电平输出电流。 和OC门同样处理，因为当VA 3.4V时，一般TTL输出T4截止，与OC门同样。 例3.6.3 用CMOS + 电流放大（驱动）驱动TTL。 iB = IOH(CMOS) VOL = VCC – RC(βiB - nIIL) = VCC – RC(βIOH(CMOS) – nIIL(TTL)) 当IOH(CMOS) = 0.5mA，IIL(TTL) = -1.6mA，n = 5，β = 50 作业一（p150-157) 3.2; 3.3; 3.4; 3.11; 3.14; 3.16; 3.18; 3.19 作业二（p150-159) 3.7; 3.8; 3.23; 3.24; 3.29 一、传输延迟时间 1、现象 3.4.3 TTL反相器的动态特性 二、交流噪声容限 当输入信号为窄脉冲，且接近于tpd时，输出变化跟不上，变化很小，因此交流噪声容限远大于直流噪声容限。 （b）负脉冲 噪声容限 （a）正脉冲 噪声容限 三、电源的动态尖峰电流 1.两种静态下的电源负载电流不等空载条件下： *Vo=Vol时，T2,5导通，T4截至 *Vo=VoH时，仅T1导通， 2、动态尖峰电流 3.5其他类型的TTL门电路 一、其他逻辑功能的门电路 1. 与非门 2. 或非门 3.与或非门 4. 异或门 二、集电极开路的门电路 1、推拉式输出电路结构的局限性 ① 输出电平不可调 ② 负载能力不强，尤其是高电平输出 ③ 输出端不能并联使用 OC门 2.OC逻辑门的特点及应用 ①. 由于采用另外一组供电电源VCC’，且一般 VCC’ VCC ，故可以提高输出逻辑高电平的电 压值。 ②. 由于采用集电极开路输出,具有较大的电流 驱动能力,而且可以输出端并联进一步增加电流 输出能力. ③. 构成外部逻辑”线与”. 3、OC门的结构特点 OC门实现的线与 4、外接负载电阻RL的计算 三、三态输出门（Three state Output Gate ,TS） 三态门的用途 3.5.4 TTL电路的改进系列 （改进指标：