称为中断向量表.ppt

8288的主要功能为：（1）对CPU最大模式下的组合控制信号进行译码，产生多个独立的控制信号，扩展CPU控制总线的功能。（2）对自身译码后的控制信号以及地址锁存器和数据收发器进行管理，使CPU能够独占系统总线或者与其它主控部件共享系统总线（隔离或开通CPU与系统总线的联系）。 练习 * 不可屏蔽中断（NMI） 中断请求通过NMI引腿进入CPU。 整个系统中只有1个不可屏蔽中断（中断类型号为2），无需外部送入中断类型号。无中断响应周期。 不受中断允许标志IF的屏蔽，即不受IF的影响。 NMI由0?1后要维持至少4个连续的CPU时钟周期的高电平，否则不能被识别；NMI由1?0后要维持至少4个连续的CPU时钟周期的低电平，否则新的NMI请求不能被识别。 当NMI引腿上出现中断请求时，不管CPU当前正在做什么事情，都会响应这个中断请求而进入对应的中断处理程序。在实际系统中，不可屏蔽中断一般用来处理系统重大故障，如系统掉电处理。 * 可屏蔽中断（INTR） 中断请求通过INTR引腿进入CPU，中断响应由INTA引脚输出，中断类型号由外部送入CPU。 受中断允许标志IF影响： 只有当IF=1时，可屏蔽中断才能进入； 当IF=0，可屏蔽中断受到禁止。 IF可由程序设置（STI置IF=1，CLI置IF=0）。 当CPU正在处理某个中断时，如果外部又有级别更高的中断请求，则可以实现中断的嵌套。 CPU一般只能响应1个INTR，若需要响应多个INTR，需外加中断控制器（如8259）。中断控制器是具体执行优先级管理和排队的部件。当8086/8088系统中使用中断控制器时，可以允许外部有多达几十个中断源。 * 软件中断（如： INT 21H） 软件中断是CPU根据软件中的某条指令，或对标志寄存器中某个标志（TF）的设置而产生的。中断类型号由指令直接或间接提供，不执行中断响应总线周期。 软件中断完全和硬件电路无关。典型的软件中断是除数为0引起的中断和中断指令引起的中断。 软件中断的特点： 是指令中指定的，或隐含的，或是预定的。 除单步中断外，其他内部中断的优先级都比外部中断的要高且不能被IF屏蔽；单步中断的优先级是所有中断里最低的（TF=0时屏蔽中断，TF=1时开中断）。 * 图2－15 8086/8088的中断分类 中 断 逻 辑 INT n 指令 单步 中断 INT0 指令 除数为 0中断 INT3 指令 可屏蔽中断请求 非屏蔽中断请求 NMI 中 断 控 制 器 （8259A） INTR 硬件中断 软件中断 8086/8088 CPU INTA * 结束当前指令 IF=1？ 取中断类型码 执行下一条指令 保护现场 返回断点 进入中断处理程序 恢复现场 是 响应 中断 是 是 是 是 否 否 否 否 是内部中断？ 是非屏蔽中断？ 是可屏蔽中断？ TF=1？ 8086/8088对中断的响应 有 无 有NMI吗？ 执行中断处理程序 * 中断优先级顺序 中断源 优先级 除法错、INT n，INT O 最高 NMI ↑ INTR ∣ 单步（陷阱） 最低 * 4. 硬件中断过程及时序 （1）可屏蔽中断的响应过程 当CPU在INTR引腿上接收到一个高电平的中断请求信号，并且IF=1时，CPU就会在当前指令执行完以后，开始响应外部的中断请求。 CPU往引腿 上发两个负脉冲，外设接口接到第二个负脉冲以后，立即往数据线上（D7~D0）给CPU送来中断类型码。 INTA * （2）8086中断响应的总线周期 图2-16 8086的中断响应总线周期 T1 T2 T3 T4 中断类型 AD7～AD0 三个空闲状态 T1 T2 T3 T4 TI TI TI CLK ALE INTA * 8086的中断响应要用两个总线周期： 在两个总线周期中，CPU从引腿 上往外设接口发2个负脉冲。外设接口（中断控制器）收到第二个负脉冲以后，立即把中断类型码送到数据总线的低8位D7～D0上，传输给CPU。 中断响应的第一个总线周期用来通知发中断请求的设备，CPU准备响应中断，现在应该准备好中断类型码； 在第二个总线响应周期中，CPU接收外设接口发来的中断类型码，以便据此得到中断处理子程序的入口地址。 * 中断类型码必须通过16位数据总线的低8位传送给8086，所以提供中断向量的外设接口（中断控制器）必须接在数据总线的低8位上。 只有在8086工作于最小模式时，才从引腿上发中断响应脉冲 ；如果工作在最大模式，则通过总线控制器从 组合出中断响应脉冲送给外设接口。 8086在两个中断响应周期之间可以插入2～3个空闲状态。而8088系统则不插入空闲状态。 * （2）CPU在响应外部中断过程中，要完