标准单元库续-浙江大学信息与电子工程学院.PPT

后仿真波形 整体功能波形： 延迟信息： */83 THANK YOU! */83 * * * * * * * * * * * * * Global routing （全局布线） 全局布线是为设计中还没有布线的连线规划出布线路径，确定其大体位置及走向，并不做实际的连线，全局布线已经把布线路径映射到了特定的铝线层，下图是全局布线之后的版图，我们可以看出布线路径是没有实际宽度的线条，图中不同的颜色代表了不同的铝线层，并给出了孔的位置。 Routing 介绍 布局 CTS 布线 DFM Floorplan */83 Track Assignment （布线通道分配） Track assignment 把每一连线分配到一定的track上，并且对连线进行实际布线，在布线时，尽可能走长直的金属连线，且减少孔的个数，在这个阶段不做DRC设计规则检查（如两条金属线的最小间距）。从下图看出己有实际的金属线，jog是为了减少孔的个数。Jog是指小范围内改变布线的方向。 Routing 介绍 布局 CTS 布线 DFM Floorplan */83 Routing Track assignment 是不考虑DRC违规的，所以track assignment 之后会有很多DRC的违规，比如金属线最小间距违规、槽口违规。 如下图为Track Assign之后的一些DRC违反： 介绍 布局 CTS 布线 DFM Floorplan */83 Routing Detail routing（详细布线） 详细布线使用全局布线和track分配过程中产生的路径进行布线和布孔。由于track分配时只考虑尽量走长线，所以会有很多DRC违规产生，详细布线时使用固定尺寸的sbox来修复违规（下页图），sbox是整个版图平均划分的小格子，小格子内部违规会被修复但小格子边界的DRC违规就修复不了，这就需要在接下来的步骤中完成修复。 Search and repair（布线修补） Search and repair 修复在详细布线中没有完全消除的DRC违规，在此步骤中通过尺寸逐渐加大的的sbox来寻找和修复DRC违规的。 介绍 布局 CTS 布线 DFM Floorplan */83 Routing Detail Routing阶段软件尽量用固定尺寸的Sbox来清除DRC违反。由于尺寸固定，所有并不能解决所有的DRC违反。 介绍 布局 CTS 布线 DFM Floorplan */83 Routing 首先对时钟线进行布线，除电源线外，它优先级最高 介绍 布局 CTS 布线 DFM Floorplan */83 时钟树布线有更高的优先权，时钟树的布线要在其它信号线布线之前，这样时钟树布线的时候就会有更多的布线资源可用。 route_zrt_group -all_clock_nets　此条命令即可给时钟树布线 ICC提供了route_opt这个命令完成route signal nets 和optimize的工作。 介绍 布局 CTS 布线 DFM Floorplan Routing */83 可制造性设计和物理验证 布线工作完成之后，主体工作已经完成了，下面介绍一些重要的可制造性（DFM, Design For Manufacturing）的问题。 问题和解决方法归纳如下： Gate Oxide integrity(栅氧完整性) - antenna fixing(修复天线效应) Via resistance and reliability(过孔电阻与可靠性) - extra contacts(增加额外的接触) Random Particle defect (随机微粒缺陷)- Wire spreading(增加线间距和线宽) Metal erosion(金属侵蚀) - metal slotting(挖槽) Metal liftoff(金属翘起) - metal slotting(挖槽) Metal Over-Etching(金属过刻蚀) - metal fill(用金属填充空白区域) 介绍 布局 CTS 布线 DFM Floorplan */83 如下图所示，如果在MOS管的栅和衬底之间电场强度过大，就可能引起栅氧的击穿，这种击穿问题可能发生在工艺制造过程中,在深亚微米工艺中常用等离子刻蚀工艺刻蚀金属和多晶硅，在芯片制造工艺中暴露的金属线或多晶硅等导体，像一根根天线，会收集电荷(如等离子刻蚀工艺产生的带电粒子）导致与其相连的栅电位升高，最终导致强电场击穿栅氧。这称之为天线效应（process antenna effect, PAE）,又称为等离子导致栅氧损伤（plasma induced gate oxide damage, PID)。