《物联网理论与技术》第11章：数字系统综合设计.pdf

第11章 数字系统综合设计 数字系统综合设计 11.1 8位十进制数字频率计设计 11.1.1 测频原理 图11-1 频率计模型框图 11.1.1 测频原理 图11-2 测频时序 11.1.2 设计一个两位十进制计数器 图11-3 两位十进制计数器电路图：COUNTER10.bdf 11.1 8位十进制数字频率计设计 11.1.2 设计一个两位十进制计数器 图11-4 74390的真值表 11.1.2 设计一个两位十进制计数器 图11-5 图11-3电路的仿真波形 11.1.3 8位十进制计数器的设计 图11-6 8位十进制计 数器电路： CNT32B.bdf 11.1.4 32位寄存器设计 图11-7 由4个74374构成的32位寄存器电路：LOCK32.bdf 11.1.5 时序控制器设计 图11-8 频率计测频时序控制器电路 11.1.5 时序控制器设计 图11-9 7493真值表 图11-10 74154真值表 11.1.5 时序控制器设计 图11-11 图11-8电路的仿真波形 11.1.6 顶层电路设计与测试 图11-12 频率计顶层电路原理图 11.1.6 顶层电路设计与测试 图11-13 频率计工作时序波形 11.1.7 在FPGA中完成硬件实测 实测的内容有2项： 1. 能否完成正常的测频工作，即输入信号的频率与显示的数据是 否一致，稳定性是否好； 2. 被测信号能达到的频率上限是多少，与计算机的时序分析结果 的一致性如何。需要注意的是，实测时CLK1的频率必须是 8Hz。如果没有，可以从其它信号分频得到。 11.2 简易电子琴设计 11.2.1 电子琴顶层设计 图11-14 电子琴顶层设计电路 图11-15 琴键编码器MCD 的CASE语句描述 11.2.2 电子琴主控模块PIANO_B电路结构 图11-16 电子琴主控模块PIANO_B内部电路图 11.2.2 电子琴主控模块PIANO_B电路结构 图11-17 可预置计数器LDCNT11的时钟分频器CNT5B内部电路 11.2.2 电子琴主控模块PIANO_B电路结构 图11-18 简谱显示译码器 DECODE的CASE语句描述 11.2.3 十一位二进制可预置型计数器设计 图11-19 11位可预置计数器LDCNT11内部电路 11.2.4 LPM_ROM型音符预置数存储器设置 图11-20 LPM_ROM型音符预置数存储器TONE_TABL设置界面 11.2.4 LPM_ROM型音符预置数存储器设置 图11-21 LPM_ROM型音符预置数存储器TONE_TABL配置文件设置界面 11.2.4 LPM_ROM型音符预置数存储器设置 图11-22 音