第三章-IC制造工艺.pptVIP

第3章 IC制造工艺 3.2.1 外延生长 3.2.2 掩膜制作 3.2.3 光刻 3.2.4 刻蚀 3.2.5 掺杂 3.2.6 绝缘层形成 3.2.7 金属层形成 3.2 集成电路加工过程简介 硅片制备（切、磨、抛） *圆片（Wafer）尺寸与衬底厚度： 2??— 0.4mm 3??— 0.4mm 5??— 0.625mm 4??— 0.525mm 6??— 0.75mm 硅片的大部分用于机械支撑。 3.2.1 外延生长(Epitaxy) 外延生长的目的 半导体工艺流程中的基片是抛光过的晶圆基片,直经在50到200mm(2-8英寸)之间,厚度约几百微米。 尽管有些器件和IC可以直接做在未外延的基片上,但大多数器件和IC都做在经过外延生长的衬底上。原因是未外延过的基片性能常常不能满足要求。外延的目的是在衬底材料上形成具有不同的掺杂种类及浓度,因而具有不同性能的单晶材料。 可分为同质外延和异质外延。 不同的外延工艺可制出不同的材料系统。 Si基片的卤素生长外延 在一个反应炉内的SiCl4/H2系统中实现：在水平的外延 金属有机物化学气相沉积（MOCVD: MetalOrganic Chemical Vapor Deposition） III-V材料的MOCVD中，所需要生长的III，V族元素的源材料以气体混和物的形式进入反应炉中已加热的生长区里，在那里进行热分解与沉淀反应。 MOCVD与其它CVD不同之处在于它是一种冷壁工艺，只要将衬底控制到一定温度就行了。 GaAs采用MOCVD同质外延技术进行生长（衬底温度600~800℃），GaN采用异质外延技术（衬底温度900~1200℃ ） 分子束外延生长 (MBE: Molecular Beam Epitaxy) MBE在超真空中进行，基本工艺流程包含产生轰击衬底上生长区的III，V族元素的分子束等。MBE几乎可以在GaAs基片上生长无限多的外延层。这种技术可以控制GaAs，AlGaAs或InGaAs上的生长过程，还可以控制掺杂的深度和精度达纳米极。经过MBE法，衬底在垂直方向上的结构变化具有特殊的物理属性。 MBE的不足之处在于产量低。 3.2 掩膜(Mask)的制版工艺 1. 掩膜制造 从物理上讲,任何半导体器件及IC都是一系列互相联系的基本单元的组合,如导体,半导体及在基片上不同层上形成的不同尺寸的隔离材料等.要制作出这些结构需要一套掩膜。一个光学掩膜通常是一块涂着特定图案铬薄层的石英玻璃片，一层掩模对应一块IC的一个工艺层。工艺流程中需要的一套掩膜必须在工艺流程开始之前制作出来。制作这套掩膜的数据来自电路设计工程师给出的版图。 什么是掩膜？ 掩膜是用石英玻璃做成的均匀平坦的薄片，表面上涂一层600?800?厚的Cr层，使其表面光洁度更高。称之为铬板，Cr mask。 整版及单片版掩膜 整版按统一的放大率印制，因此称为1X掩膜。这种掩膜在一次曝光中，对应着一个芯片阵列的所有电路的图形都被映射到基片的光刻胶上。 单片版通常把实际电路放大5或10倍，故称作5X或10X掩膜。这样的掩膜上的图案仅对应着基片上芯片阵列中的一个单元。上面的图案可通过步进曝光机映射到整个基片上。 早期掩膜制作方法： 人们先把版图(layout)分层画在纸上, 每一层mask一种图案. 画得很大, 50?50 cm2 或100?100cm2, 贴在墙上, 用照相机拍照. 然后缩小10?20倍, 变为5?5?2.5x2.5 cm2 或10?10?5?5 cm2的精细底片. 这叫初缩. 将初缩版装入步进重复照相机, 进一步缩小到2?2 cm2或3.5?3.5 cm2, 一步一幅印到铬(Cr)板上, 形成一个阵列. 整版和接触式曝光 在这种方法中, 掩膜和晶圆是一样大小的. 对应于3”?8”晶圆, 需要3”?8”掩膜. 不过晶圆是圆的, 掩膜是方的 这样制作的掩膜图案失真较大, 因为版图画在纸上, 热胀冷缩, 受潮起皱, 铺不平等 初缩时, 照相机有失真 步进重复照相, 同样有失真 从mask到晶圆上成像, 还有失真. 2. 图案发生器方法：(PG: Pattern Generator) 在PG法中, 规定layout的基本图形为矩形. 任何版图都将分解成一系列各种大小、不同位置和方向的矩形条的组合. 每个矩形条用5个参数进行描述: (X, Y, A, W, H) 图案发生器方法(续) 利用这些数据控制下图所示的一套制版装置。 3. X射线制版 由于X射线具有较短的波长。它可用来制作更高分辨率的掩膜版。X-ray掩膜版的衬底材料与光学版不同，要求对X射线透明，而不是可