课件：MS初学必备.ppt

校正DAC12输出 负偏移量 正偏移量 组合多个DAC12模块 MSP430x15x以及MSP430x16x中，DAC12_0和DAC12_1通过设置DAC12_0的DAC12GRP位实现组合。当DAC12_0和DAC12_1处于组合状态，只有两个转换通道的DAC12LSELx大于零并且DAC12ENC置位这两个条件同时满足情况下，才可以由DAC12_1DAC12LSELx位选择两个DAC的更新触发源。 DAC12应用举例 阶梯波的产生：在一定时间范围内，每隔一段时间，输出幅度递增一个恒定值。阶梯波可以通过延迟程序或定时器来配合DAC12产生。 三角波的产生：三角波是由两段直线组成，先输出一个线性增长的波形，达到最大值时，再送出一个线性减少的波形，这两个波形合到一起就成为三角波。可通过控制DAC12的输入值递增、递减来实现 不规则信号的产生：可以把不规则信号的采样值，存储在程序存储器中，然后用查表的方法读出这些值，送到DAC12一个通道后输出到Y轴上，同时利用另一个DAC12通道在X轴送出锯齿波，以产生水平扫描线。两个DAC12通道信号的频率应保持一定的比例关系，从而能够使显示波形保持同步。当然也可用这种方法产生规则的波形，如正弦波等。 THANK YOU SUCCESS * * 可编辑 DMA应用举例 DMA传输使硬件乘法器的运算结果通过串口输出。 DMA应用举例 ADC12转换的结果通过 DMA 控制器传送至高速的运算部件硬件乘法器MPY USART模块结构 串行异步通信特点 异步模式，包括线路空闲/地址位通信协议 两个独立移位寄存器：输入移位寄存器和输出移位寄存器 传输7位或8位数据，可采用奇校验或偶校验或者无校验 从最低位开始的数据发送和接收 可编程实现分频因子为整数或小数的波特率 独立的发送和接收中断 通过有效的起始位检测将MSP430从低功耗唤醒 状态标志检测错误或者地址位 异步多机通信模式 线路空闲多机模式 地址位多机模式 串行操作自动错误检测 FE 标志帧错误：当一个接收字符的停止位为0并被装入接收缓存，接收的为一个错误的帧，那么帧错标志被设置成1，即使在多停止位模式时也只检测第一个停止位。同样，丢失停止位意味着从起始位开始的同步特性被丧失，也是一个错误帧。在同步的4线模式时，因总线冲突使有效主机停止，并在STE引脚信号出现下降沿时使FE位设置为1 PE 奇偶校验错误：当接收字符中1的个数与它的校验位不相符，并被装入接收缓存时，发生校验错，设置PE为1 OE 溢出错误标志：当一个字符写入接收缓存URXBUF时，前一个字符还没有被读出，这时前一个字符因被覆盖而丢失，发生溢出（同步与异步情况相同） BRK 打断检测标志：当发生一次打断同时URXEIE置位时，该位被设置为1，表示接收过程被打断过。RXD线路从丢失的第一个停止位开始连续出现至少10位低电平被识别为打断 波特率的产生 SPI典型结构 MSP430的同步通信模块特点 支持3线或4线SPI操作 支持主机模式与从机模式 接收和发送有单独的移位寄存器 接收和发送有独立的缓冲器 接收和发送有独立的中断能力 时钟的极性和相位可编程 主模式的时钟频率可编程 7位或8位字符长度 SPI的主机模式和从机模式 USART为主机模式 USART为从机模式 同步通信举例 同步串行数据通信 数据传输循环 I2C概述 在现代电子系统中，有为数众多的IC需要进行相互之间以及与外界的通信。为了提高硬件效率和简化电路设计而广泛使用Inter-IC。 Inter-IC（I2C）总线是一种用于内部IC控制的具有多端控制能力的双线双向串行数据总线系统。能够用于替代标准的并行总线，连接各种集成电路和功能模块。I2C器件的应用能够减少电路间连线，减小电路板尺寸，降低硬件成本，并提高了系统可靠性 MSP430和有关设备互连 MSP430 I2C模块结构 MSP430系列I2C模块的主要特征 符合I2C规范V2.1 读写采取先进先出缓冲结构 可编程时钟发生器 16位数据访问可达到总线的最大吞吐率 自动数据字节计算 支持低功耗模式 从接收根据检测到开始信号自动将MSP430从LPMx模式唤醒 两个DMA触发源 中断功能丰富 只能用USART0实现I2C操作 I2C的寻址模式 7位寻址模式 10位寻址模式 重复产生起始 电气特性 起始位：SCL=1时，SDA上有下降沿 停止位：SCL=1时，SDA上有上升沿 I2C模块 数据传输 I2C总线 位传输 总线仲裁 当两个设备同时发出起始位进行数据传输时，相互竞争的设备使它们的时钟保持同步，正常发送数据。没有检测到冲突之前，