课件：DS最小系统设计.ppt

2. AD转换器TLV2544 TLV2544是TI公司生产的4通道，12位串行CMOS A/D转换器，最大采样频率是200KHz，具有省电运行模式，以使功耗最小(电流=1A，参考电源由外部提供时)；有内置参考电压(2V，4V)也可接外置参考电压；具有8×FIFO用于在不同模式下暂存AD的转换结果；串行接口与DSP兼容(SCLK可达20MHz)；单电压供电(2.7V～5.5V)，输入信号的带宽可达500KHz；信噪比在(输入信号频率是12KHz时)可达70dB；有4种工作模式可以选择：即单击模式，重复模式，扫描模式，重复扫描模式。作为TI公司专为TMS320系列DSP所设计的AD芯片，TLV2544为DSP的McBSP或者SPI提供方便的接口。TLV2544采用SOPl6封装形式，其引脚图如图7.20所示。现在对TLV2544的一些相关引脚进行说明。 图7.20 TLV2544芯片引脚图 为串口使能信号，当 =0，TLV2544正常工作， 当 =1，TLV2544被禁止，此时所有的输出为三态，所有的输入信号无效；A0～A3为4路模拟信号输入端； 用来表示转换的结束；FS是帧同步信号输入端；SCLK是串行时钟输入端，接收来自主处理器的串行时钟SCLK；SDI是串行数据的输入端，串行数据的第一位是最高有效位D15；SD0是数据的输出；REFM用于连接外部参考电压的负极，当用内部参考电压时，该引脚接地；REFP用于连接外部参考电压的正极，当用内部参考电压时，该引脚通过一电容连到REFM。 在扩展采样模式下用来控制信号的采样时间和转换开始。本系统采用内部电压做参考，大小为4V，即模拟电压输入范围是O-4V。 由于5402DSP的数据位是16位，TLV2544的数据位是12位。因而在两个器件之间的数据通信时需要遵循如下约束：当数据从DSP向AD传输时，数据的高4位为AD命令ID，低12位为AD的控制寄存器配置域；当DSP从AD读取转换结果数据时，高4位为无关位，低12位保存AD转换结果。 5402DSP与TLV2544的硬件连接图如图7.21所示。 图7.21 5402DSP与TLV2544硬件连接图 将5402DSP的通用输出引脚接到TLV2544的片选端，XF=O时，TLV2544被选中。McBSP的TDX接SDI，用来对TLV2544进行控制操作：RDX连接SD0，用来接收模数转换的数据；TLV2544的SCLK信号来自McBSP的CLKX，2544转换完毕时，DSP的 引脚出现低电平，同时中断标志寄存器IFR中的外部中断3标志位INT3=1。DSP的FSX接TLV2544的FS，并将5402DSP的FSX和FSR连接。FSX产生TLV2544的帧同步信号FS和DSP的接收帧帧同步信号FSR，这样当FS信号开始一个写操作的同时SDO也向外输出数据，也就是FS同时启动数据的输入输出。时钟信号SCLKX产生SCLK和CLKR。TLV2544把接收到数据的前4位解释为DSP对其发出的命令，而进行相应的操作。 7.5.2 DSP与D/A 转换器的接口 TI公司为本公司生产的DSP芯片提供了多种配套的数模转换器，根据数字信号的传送形式不同，可分为并行和串行转换器。典型的器件：TLV5619（并行）；TLV5616 （串行） TLV5616是一个串行12位电压输出数模转换器，带有灵活的4线串行接口，可以无缝连接TMS320、SPI、QSPI等串行口。输出缓冲是2倍增益轨到轨输出放大器，采用AB类输出以提高稳定性和减少建立时间。TLV5616是基于电阻网络结构的12位单电源D/A转换器，器件由串行接口、数据锁存器、速度/掉电逻辑、基准输入缓冲器、电阻网络和轨到轨输出缓冲器等组成。 ① 接口连接 三线连接，如图7.22所示。 图7.22 TLV5616与TMS320VC5402三线连接 将TLV5616的CS线直接接地，用FS、DIN、SCLK三根线与DSP串行口连接。四线连接，如图7.23所示。 图7.23 TLV5616与TMS320VC5402四线连接 将TLV5616的FS、DIN、SCLK和CS四根线与DSP串行口连接。 ②工作过程 1）CS=0，使能TLV5616； 2）在FS的下降沿启动数据的移位。串行数据在SCLK的作用下，一位接一位移入串行输入寄存器； 3）当16位数据传送完或FS变为高电平时，串行输入寄存器中的数据被移到数据锁存器，对新数据进行转换并更新输出电压，完成数模转换。 7.6 3.3V和5V混合逻辑设计 在设计D