ARM嵌入式软件开发8I2C实验.pptVIP

* 四 实验设备 实验设备 JXARM9-2410教学实验箱 ADT1000仿真器和ADT IDE集成开发环境 串口连接线 * 五 基础知识 I2C总线 I2C总线是一种用于IC器件之间连接的二线制总线。它通过SDA（串行数据线）及SCL（串行时钟线）两根线在连到总线上的器件之间传送数据，并根据地址识别每个器件：不管是单片机、存储器、LCD驱动器还是键盘接口。 I2C能用于替代标准的并行总线，能连接各种集成电路和功能模块。支持IIC的设备有微控制器、ADC、DAC、储存器、LCD控制器、LED驱动器以及实时时钟等。 * 五 基础知识 I2C总线的基本结构 采用I2C总线标准的单片机或IC器件，其内部不仅有I2C接口电路，而且将内部各单元电路按功能划分为若干相对独立的模块，通过软件寻址实现片选，减少了器件片选线的连接。CPU不仅能通过指令将某个功能单元挂靠或摘离总线，还可对该单元的工作状况进行检测，从而实现对硬件系统简单而灵活的扩展与控制。I2C总线接口电路结构如下图所示。 * 五 基础知识 双向传输的接口特性 单片机串行接口的发送和接收一般都各用一条线，如的TXD和RXD，而I2C总线则根据器件的功能通过软件程序使其可工作于发送或接收方式。 当某个器件向总线上发送信息时，它就是发送器(也叫主器件)，而当其从总线上接收信息时，又成为接收器(也叫从器件)。 主器件用于启动总线上传送数据并产生时钟以开放传送的器件，此时任何被寻址的器件均被认为是从器件。I2C总线的控制完全由挂接在总线上的主器件送出的地址和数据决定。 总线上主和从(即发送和接收)的关系不是一成不变的，而是取决于此时数据传送的方向。 I2C总线的数据传送速率在标准工作方式下为100kbit/s，快速方式下最高传送速率达400kbit/s。 * 五 基础知识 I2C总线上的时钟信号 在I2C总线上传送信息时的时钟同步信号是由挂接在SCL时钟线上的所有器件的逻辑“与”完成的。SCL线上由高电平到低电平的跳变将影响到这些器件，一旦某个器件的时钟信号下跳为低电平，将使SCL线一直保持低电平，使SCL线上的所有器件开始低电平期。 当所有器件的时钟信号都上跳为高电平时，低电平期结束，SCL线被释放返回高电平，即所有的器件都同时开始它们的高电平期。其后，第一个结束高电平期的器件又将SCL线拉成低电平。这样就在SCL线上产生一个同步时钟。可见，时钟低电平时间由时钟低电平期最长的器件确定，而时钟高电平时间由时钟高电平期最短的器件确定。 * 五 基础知识 I2C总线中开始和结束信号的定义 在I2C总线技术规范中，开始和结束信号（也称启动和停止信号）的定义如下图所示。 当时钟线SCL为高电平时，数据线SDA由高电平跳变为低电平定义为“开始”信号； 当SCL线为高电平时，SDA线发生低电平到高电平的跳变为“结束”信号。 开始和结束信号都是由主器件产生。 在开始信号以后，总线即被认为处于忙状态；在结束信号以后的一段时间内，总线被认为是空闲的。 * 五 基础知识 I2C总线数据传送格式 在I2C总线开始信号后，送出的第一个字节数据是用来选择从器件地址的。 其中前7位为地址码 第8位为方向位(R/W)。方向位为“0”表示发送，即主器件把信息写到所选择的从器件；方向位为“1”表示主器件将从从器件读信息。 在I2C总线上每次传送的数据字节数不限，但每一个字节必须为8位，而且每个传送的字节后面必须跟一个认可位（第9位），也叫应答位（ACK）。 * 五 基础知识 I2C总线数据传送过程 每次都是先传最高位，通常从器件在接收到每个字节后都会作出响应，即释放SCL线返回高电平，准备接收下一个数据字节，主器件可继续传送。如果从器件正在处理一个实时事件而不能接收数据时，（例如正在处理一个内部中断，在这个中断处理完之前就不能接收I2C总线上的数据字节）可以使时钟SCL线保持低电平，从器件必须使SDA保持高电平，此时主器件产生1个结束信号，使传送异常结束，迫使主器件处于等待状态。当从器件处理完毕时将释放SCL线，主器件继续传送。 * 五 基础知识 总线竞争的仲裁 总线上可能挂接有多个器件，有时会发生两个或多个主器件同时想占用总线的情况。 I2C总线具有多主控能力，可以对发生在SDA线上的总线竞争进行仲裁。 其仲裁原则为：当多个主器件同时想占用总线时，如果某个主器件发送高电平，而另一个主器件发送低电平，则发送电平与此时SDA总线电平不符的那个器件将自动关闭其输出级。 * 五 基础知识 I2C总线的一次典型工作流程 开始：信号表明传输开始。