02微机总线及系统扩展-燕山大学.pptVIP

* 第二章 计算机总线技术 * 3. 中断请求和响应引脚（续2） NMI（Non-Maskable Interrupt） 不可屏蔽中断请求，输入、上升沿有效 有效时，表示外界向CPU申请不可屏蔽中断 该请求的优先级别高于INTR，并且不能在CPU内被屏蔽 当系统发生紧急情况时，可通过他向CPU申请不可屏蔽中断服务 主机与外设进行数据交换通常采用可屏蔽中断 不可屏蔽中断通常用于处理掉电等系统故障 * 第二章 计算机总线技术 * 4. 总线请求和响应引脚 HOLD 总线保持（即总线请求），输入、高电平有效 有效时，表示总线请求设备向CPU申请占有总线 该信号从有效回到无效时，表示总线请求设备对总线的使用已经结束，通知CPU收回对总线的控制权 DMA控制器等主控设备通过HOLD申请 占用系统总线（通常由CPU控制） * 第二章 计算机总线技术 * 4. 总线请求和响应引脚（续1） HLDA（HOLD Acknowledge） 总线保持响应（即总线响应），输出、高电平有效 有效时，表示CPU已响应总线请求并已将总线释放 此时CPU的地址总线、数据总线及具有三态输出能力的控制总线将全面呈现高阻，使总线请求设备可以顺利接管总线 待到总线请求信号HOLD无效，总线响应信号HLDA也转为无效，CPU重新获得总线控制权 * 第二章 计算机总线技术 * 5. 其它引脚 RESET 复位请求，输入、高电平有效 该信号有效，将使CPU回到其初始状态；当他再度返回无效时，CPU将重新开始工作 8088复位后CS＝FFFFH、IP＝0000H，所以程序入口在物理地址FFFF0H * 第二章 计算机总线技术 * 5. 其它引脚（续1） CLK（Clock） 时钟输入 系统通过该引脚给CPU提供内部定时信号。8088的标准工作时钟为5MHz IBM PC/XT机的8088采用了4.77MHz的时钟，其周期约为210ns * 第二章 计算机总线技术 * 5. 其它引脚（续2） Vcc 电源输入，向CPU提供＋5V电源 GND 接地，向CPU提供参考地电平 MN/MX*（Minimum/Maximum） 组态选择，输入 接高电平时，8088引脚工作在最小组态；反之，8088工作在最大组态 * 第二章 计算机总线技术 * 5. 其它引脚（续3） TEST* 测试，输入、低电平有效 该引脚与WAIT指令配合使用 当CPU执行WAIT指令时，他将在每个时钟周期对该引脚进行测试：如果无效，则程序踏步并继续测试；如果有效，则程序恢复运行 也就是说，WAIT指令使CPU产生等待，直到引脚有效为止 在使用协处理器8087时，通过引脚和WAIT指令，可使8088与8087的操作保持同步 * 第二章 计算机总线技术 * “引脚”小结 CPU引脚是系统总线的基本信号 可以分成三类信号： 8位数据线：D0～D7 20位地址线：A0～A19 控制线： ALE、IO/M*、WR*、RD*、READY INTR、INTA*、NMI，HOLD、HLDA RESET、CLK、Vcc、GND 有问题！ * 第二章 计算机总线技术 * 2.1.2 最小组态的总线形成 AD7～AD0 A15～A8 A19/S6～A16/S3 +5V 8088 ALE 8282 STB 系统总线信号 A19～A16 A15～A8 A7～A0 D7～D0 IO/M* RD* WR* 8282 STB 8282 STB 8286 T OE* MN/MX* IO/M* RD* WR* DT/R* DEN* OE* OE* OE* （1）20位地址总线—— 采用3个三态透明锁存器8282进行锁存和驱动 （2）8位数据总线—— 采用数据收发器8286进行驱动 （3）系统控制信号—— 由8088引脚直接提供 * 第二章 计算机总线技术 * 2.1.2 最小组态的总线形成 AD7～AD0 A15～A8 A19/S6～A16/S3 +5V 8088 ALE 8282 STB 系统总线信号 A19～A16 A15～A8 A7～A0 D7～D0 IO/M* RD* WR* 8282 STB 8282 STB 8286 T OE* MN/MX* IO/M* RD* WR* DT/R* DEN* OE* OE* OE* * 第二章 计算机总线技术 * （1） 20位地址总线的形成 采用3个8282进行锁存和驱动 Intel 8282是三态透明锁存器，类似有Intel 8283和通用数字集成电路芯片373 三态输出： 输出控制信号有效时，允许数据输出； 无效时，不允许数据输出，呈高阻状态 透明：锁存器的输出能够跟随输入变化 * 第二章 计算机总线技术 * （2） 8位数据总线的形成 采用数据收发器8286进行双向驱动