第3章C28xDSP的CPU与指令系统.ppt

* * 第3章 C28x DSP的CPU与指令系统 本章内容： 3.1 中央处理器 3.2 寻址方式 3.3 C28x DSP指令系统 * * 3.1 中央处理器 C28x DSP的中央处理器（CPU）结构包括三个部分：CPU内核、仿真逻辑单元和CPU信号 。 C28x CPU组成概念框图 1. CPU结构 * * 仿真逻辑单元的主要功能是监视和控制CPU以及其他外设的工作情况，并实现对设备的测试和调试功能。 CPU的信号主要包括4种： ① 存储器接口信号 ② 时钟和控制信号 ③ 复位和中断信号 ④ 仿真信号 * * F281x DSP的CPU 单元结构框图 * * C28x的CPU主要由总线、CPU寄存器、程序地址发生器和控制逻辑、地址寄存器算术单元(ARAU)、算术逻辑单元(ALU)、乘法器和移位器等逻辑部件组成，还包括指令队列和指令译码单元、中断处理逻辑等。 ALU为32位的运算逻辑单元，主要执行算术运算和布尔运算。在运算之前，ALU从寄存器、数据存储器或程序控制逻辑单元接收数据，然后进行运算，最后把结果存入寄存器或数据存储器中。 32位的乘法器，可执行32×32位的补码乘法，并产生64位的结果。乘法器采用32位乘数寄存器(XT,)、32位乘积寄存器(P)和32位累加器(ACC)。CPU的移位器实现对操作数的移位操作。 * * Fast program execution out of both RAM and Flash memory 100-120 MIPS with Flash Acceleration Technology 150 MIPS out of RAM for time-critical code Control Peripherals Memory Sub-System Event Managers Ultra-Fast 12-bit ADC 12.5 MSPS throughput Dual sampleholds enable simultaneous sampling Auto Sequencer, up to 16 conversions w/o CPU Control Ports Multiple standard communication ports provide simple interfaces to other components Communications Ports 150MIPS performance Single cycle 32 x32-bit MAC (or dual 16 x16 MAC) Very Fast Interrupt Response Single cycle read-modified-write F24x/LF240x Source Code Compatible High-Performance CPU (C28xTM DSP Core) Memory Bus 128Kw Flash + 2Kw OTP 4Kw Boot ROM 18Kw RAM Code security XINTF 32-bit Register File Real-Time JTAG 32-bitTimers (3) 150 MIPs C28xTM 32-bit DSP 32x32-bitMultiplier R?M?W Atomic ALU Interrupt Management Event Mgr A Event Mgr B 12-Bit ADC Watchdog GPIO McBSP CAN 2.0B SCI-UART A SCI-UART B SPI Peripheral Bus TMS320F2812 / TMS320F2810Most Powerful - Most Integrated Dual Function Digital Signal Controller * * Fast flexible interrupt management significantly reduce interrupt latency Single-cycle 32-bit multiplier makes computationally intensive control algorithms more efficient C28xTM DSP Core Three 32-bit timers support multiple control loops / time bases. Sin