- 4
- 0
- 约3.78千字
- 约 63页
- 2019-06-30 发布于广东
- 举报
(2) 逻辑阵列LAB(Logic Array Block) 图3-38 FLEX10K LAB的结构图 (3) 快速通道(FastTrack) 3.4.2 FLEX10K系列器件 FastTrack遍布于整个FLEX10K器件,是一系列水平和垂直走向的连续式布线通道。 FastTrack连接是由遍布整个器件的“行互连”和“列互线”组成的。 (4) I/O单元与专用输入端口 图3-39 IO单元结构图 (5) 嵌入式阵列块EAB(Embedded Array Block) 3.4.2 FLEX10K系列器件 图3-40 用EAB构成不同结构的RAM和ROM 输出时钟 D RAM/ROM 256x8 512x4 1024x2 2048x1 D D D 写脉冲电路 输出宽度8,4,2,1 数据宽度8,4,2,1 地址宽度 8,9,10,11 写使能 输入时钟 3.5.1 内部逻辑测试 3.5 FPGA/CPLD测试技术 3.5.2 JTAG边界扫描测试 图3-41 边界扫描电路结构 3.5.2 JTAG边界扫描测试 表3-1 边界扫描IO引脚功能 引 脚 描 述 功 能 TDI 测试数据输入 (Test Data Input) 测试指令和编程数据的串行输入引脚。数据在TCK的上升沿移入。 T
您可能关注的文档
最近下载
- 深基坑应急预案(完整版).docx VIP
- 大学生校园打印创业项目方案.pptx
- 鞭毛和菌毛鞭毛(flagellum).ppt VIP
- +1-4地形图的判读第一课时课件2023-2024学年人教版地理七年级上册.pptx VIP
- T JYHQ 0010—2022 高等学校学生公寓管理服务星级评价规范 (试 行).pdf VIP
- 解剖学基础第八章《生殖系统—女性生殖系统》PPT课件.pptx VIP
- 开源 CFD工具库OpenFOAM用户指南.pdf
- 省级优秀课件皖教版四年级上册综合实践活动《包饺子》.pptx VIP
- 上海电力大学《电力系统分析》课程设计任务书.doc VIP
- 汽车车身制造技术 项目三 车身焊装工艺.ppt VIP
原创力文档

文档评论(0)