第七章第五部分并发描述语句.pptVIP

并发描述语句 Process 语句 并发信号代入 条件信号代入 选择信号代入语句 并发过程调用 Process 语句 Process 语句 特点： 一个architecture 可以有多个并发执行的process 可以存取architecture和entity的信号 内部是顺序的 Process间的联系通过信号 并发信号代入 Architecture behav OF a_var IS Begin out = m; Process(a) ….. End process End behav 注意： Process中的信号代入语句是顺序执行的,而外面是并行执行的 Architecture behav OF a_var IS Begin out = m; DE*F; End behav 条件信号代入 目的信号量 = 表达式1 WHEN ELSE 表达式2 WHEN ELSE 表达式3 WHEN ELSE . 表达式N 例1： ENTITY MUX4 IS PORT(i0,i1,i2,i3,a,b: IN STD_LOGIC q:OUT STD_LOGIC); END MUX4 Architecture behav OF MUX4 IS SIGNAL SEL:STD_LOGIC_VECTOR(1 DOWNTO 0); BEGIN SEL=ba; Q=i0 WHEN sel=“00” ELSE i1 WHEN sel=“01” ELSE i2 WHEN sel=“10” ELSE i3 WHEN sel=“11” ELSE ‘x’; END RTL 条件信号代入与IF语句的区别 进程内外 条件信号代入语句不能生成锁存器，而IF语句可以 多用条件带入语句 选择信号代入语句 WITH 表达式 SELECT 目的信号量 = 表达式1 WHEN 条件1 表达式2 WHEN 条件2 表达式3 WHEN 条件3 表达式N WHEN 条件N 例2：四选一电路 ENTITY MUX4 IS PORT(i0,i1,i2,i3,a,b: IN STD_LOGIC q: OUT STD_LOGIC); END MUX4 ARCHITECTURE behav OF MUX4 IS SIGNAL SEL: INTEGER BEGIN WITH SEL SELECT q= i0 WHEN 0 i1 WHEN 1 i2 WHEN 2 i3 WHEN 3 ‘x’ WHEN OTHERS Sel = 0 WHEN A=‘0’ AND b=‘0’ ELSE 1 WHEN A=‘0’ AND b=‘1’ ELSE 2 WHEN A=‘1’ AND b=‘0’ ELSE 3 WHEN A=‘1’ AND b=‘1’ ELSE 4; 并发过程调用 ARCHITECTURE….. BEGIN PROCESS(z,q); Vector_to_int ( z ,x_flag ,q); END; 对Z进行数值变换，变成十进制数q, x_flag是标志位（OK OR NO) VHDL语言构造体的描述方式 行为级 RTL－寄存器传输 结构化 行为级 系统数学模型的描述 例如：数字钟表 输入CLK＝100Hz 秒＝分频1/100（s=1/100*clk） 分＝分频1/60 （m=1/100*s） 小时＝分频1/60 （h=1/100*s） 延时 惯性延时 传输延时 惯性延时２０ｎｓ，脉冲１０ｎｓ