第7讲用Verilog-HDL做CPLD设计组合逻辑电路的实现-Read.docVIP

第 7 讲 用Verilog-HDL做CPLD设计　　　　　　　　　　组合逻辑电路的实现 7.1 与非门的实现 ? 7.2 2-1数据选择器的实现 ? 7.3 2位二进制编码器的实现 ? 7.4 1位数据比较器的实现 本讲中，我们通过由浅入深的实例来介绍组合逻辑电路在目标板上是如何实现的。7.1 与非门的实现［ To top］ 　　首先，来实现一个用两个开关控制一个灯的设计。期望达到的目的如表1所示。　　　　　　　　　　　　　　　　表1 两个开关控制一个灯的真值表 ? 　　 分析表1可以得到下述结论：如果两个开关S1和S2中，任意有一个为低电平，灯都不亮；只有当两个开关S1和S2同时为高电平时，灯才亮。因此，我们考虑采用与非门来实现设计。图1示出了符合表1的逻辑功能框图。 ? 　　　　　　　　　　　　　　　　　　图1 与非门设计的逻辑功能框图 　　其中，S1_1和S1_2表示开关，对应表1中的S1和S2，打开时为高电平，闭合时为低电平，作为输入；LED0表示发光二级管，对应表1中的LED，作为输出；33、34和44为上述变量对应芯片XC9536的引脚；33和34旁边的三角形表示上拉电阻（下文同）。虚线框中的部分是CPLD设计，实现与非门的功能。根据图1，可以对该电路进行Verilog-HDL描述。/* 与非门的Verilog-HDL描述*/module S2_D1 ( S1_1, S1_2, LED0 ); // 模块名及端口定义，范围至endmodule　　input S1_1, S1_2; 　　　　　　// 输入端口定义，S1_1和S1_2分别对应XC9536的第34和33脚　　output LED0; 　　　　　　　　// 输出端口定义，对应XC9536的第44脚　　nand U1 ( LED0, S1_1, S1_2 ); // 门级描述语句，实现与非门的功能endmodule 　　　　　　　　　　　　// 模块结束　　把以上与非门的Verilog-HDL描述，用Webpack Project Navigator软件，生成目标文件，并通过下载电缆写入芯片XC9536中。然后，将芯片插到目标板上，即可实现用两个开关通过与非门控制一个灯的功能。图2示出了下载过程中出现的引脚配置画面。 ? 　　　　　　　　　　　　　　　图2 两个开关通过与非门控制一个灯的引脚配置画面 7.2 2-1数据选择器的实现［ To top］ 　　在第五讲中，已经详细地介绍过2-1数据选择器的Verilog-HDL描述方法，并且对其进行了仿真。这里，我们来看一下它是如何在目标板上实现的。　　2-1数据选择器的真值表如表2所示。　　　　　　　　　　　　　　　　　　表2 2-1数据选择器的真值表 ? 　　由表2可以得到下述结论：当SEL=0时，F=A；当SEL=1时，F=B。因此，我们考虑采用如图3所示的逻辑功能框图来实现。 ? 　　　　　　　　　　　　　　　　图3 2-1数据选择器的逻辑功能框图　　其中，S1_1、S1_2和S1_3表示开关，对应表2中的A、B和SEL，打开时为高电平，闭合时为低电平，作为2-1数据选择器的输入；LED0表示发光二级管，对应表2中的F，作为其输出。29、33、34和44是上述变量对应芯片XC9536的引脚。虚线框中的部分是CPLD设计，实现2-1数据选择器的功能。　　根据图3，对该电路进行Verilog-HDL描述。/* 2-1数据选择器的Verilog-HDL描述*/module SEL (S1_1, S1_2, S1_3, LED0 ); // 模块名及端口定义，范围至endmodule　　input S1_1, S1_2, S1_3; 　　　　// 输入端口定义，S1_1、S1_2和S1_3分别对应XC9536的第34、33和29脚　　output LED0;　　　　　　　　　　　　 // 输出端口定义，对应第44脚　　assign LED0= ( S1_3 ==0 ) ? S1_1 : S1_2; 　　　　　　　　　　　　　　　　　　　// 条件表达式，实现2-1数据选择器的功能。　　　　　　　　　　　　　　　　　　　// 如果S1_3 =0，则LED0= S1_1；否则，LED0= S1_2endmodule 　　　　　　　　　　　　　// 模块结束 　　把以上2-1数据选择器的Verilog-HDL描述，用Webpack Project Navigator软件，生成目标文件，并通过下载电缆写入芯片XC9536中。然后，将芯片放到目标板上，即可实现2-1数据选择器。图4示出了