第5章半导体存储器和PLD.pptVIP

第5章 半导体存储器及PLD 基本要求： 1.熟悉半导体存储器的分类 2.了解半导体存储器的电路结构和基本原理 3. 熟悉存储器容量的扩展方法 4. 熟悉可编程逻辑器件基础 5. 了解通用阵列逻辑GAL 6. 了解CPLD、FPGA的基本构成和特点 5.1 半导体存储器的类型： 5.2 只读存储器（ROM） （1）从制造工艺上分： 二极管ROM 、双极型ROM 、单极型ROM 5.2 只读存储器（ROM） （2）按内容存入方式： 固定ROM，又称为掩膜ROM 可编程ROM： PROM一次可编程存储器； EPROM：光可擦除可编程存储器； E2PROM：电可擦除可编程存储器； Flash Memory：快闪存储器。 （1）PROM结构示意图（编程前） （2）EPROM存储数据的基本原理 采用浮栅技术生产的可编程存储器 存储单元采用N沟道叠栅MOS管(SIMOS) （3）E2PROM存储数据的基本原理 采用浮栅技术生产的可编程存储器，也称为隧道MOS管； 可重复擦写10000次以上； 电写入电擦除 （4）快闪（Flash)存储器基本原理 这种存储单元的MOS管结构与SIMOS管类似 读写操作时通常是按字进行的，因此将一个字的存储单元编为一组，并赋予一个号码——地址，不同的字单元具有不同的地址，因而字单元也称为地址单元； 地址译码电路用来实现“字地址”的选择，在大容量存储器中通常采用双译码结构，即将输入地址分为行地址和列地址； 地址单元的个数N与二进制地址码的位数n满足关系式 N=2n 双译码结构 （1）用ROM实现十进制数码显示电路 5.3 RAM的类型和特点 按照存储机理的不同，RAM又可分为静态 RAM 简称 SRAM和动态RAM 简称DRAM RAM使用灵活、方便，可以随时从其中任一指定地址读出（取出）或写入（存入）数据 RAM具有易失性，一旦失电，所存储的数据立即丢失 5.3.1 SRAM存储单元结构 5.3.2 SRAM读写条件及特点 存储单元能够进行读／写操作的条件是，与它相连的行、列选择线均须呈高电平 静态存储单元是由触发器构成的，写入/读出存取控制方便，只要不断电，数据能永久保存 静态RAM存储单元所用的晶体管数目多，功耗大，集成度受到限制 5.4　DRAM存储单元 动态RAM存储数据的原理是基于MOS管栅极电容的电荷存储效应 由于存在漏电流，电容上存储的数据（电荷）不能长久保存，必须定期给电容补充电荷，以避免存储数据的丢失，所以这种操作称为再生或刷新 有三管动态存储和单管动态存储两种形式 5.4.1 三管动态存储单元的结构 （1）存储单元 的存储原理 （2）存储单元 的选择 （3）存储单元刷新 5.4.2　单管动态存储单元 单管动态存储单元的读写 5.5　RAM的基本结构 存储器的组成： 5.5.1　输入/输出控制电路 5.5.1　输入/输出控制电路 5.5.1　输入/输出控制电路 5.5.1　输入/输出控制电路 5.6　RAM存储容量的扩展 单个存储器芯片常常不能满足存贮容量的要求，因此必须把若干个存储器芯片连接在一起，以扩展存储容量； 存储器的字数通常采用K、M或G为单位，其中1K=210=1024，1M=220=1024K，1G=230=1024M； 扩展存储容量分为增加字长和增加字数两种。 常规RAM芯片字长有1、4、8、16、32位等； 实际使用时，当字长超过RAM芯片的字长时，需要对RAM实行位扩展； 位扩展可以通过并联芯片来实现； 所谓并联就是将地址线、读/写线和片选信号对应地并联在一起，而各个芯片的数据I/O作为整个字的各个字的位线。 用4个4K?4位RAM构成的4K?16位存储系统 5.6.2　字数的扩展的方法 利用外加译码器，控制存储器芯片的片选输入端来实现； 利用外加译码器的输入端提供存储器扩展所需要的地址线； 译码器的输出分别连接到RAM的片选信号控制端CS，以此保证输入一个地址时，只有一片RAM被选中； 各个RAM的读/写线被连接到一起； 各个RAM的数据线同样被连接到一起。 用4个8K?8位RAM扩展为32K?8位的存储系统 32K×8位存储器系统的地址分配表 32K×8位存储器系统的地址分配表(续) MCM6264 Motorola 是8K×8位的SRAM 20引脚塑料双列直插封装 MCM6264逻辑结构图 MCM6264功能表 存储单元矩阵 当CS=1时 0 0 高阻态 存储器不工作 存储单元矩阵 0 当CS=0时，芯片选通 =1 打开 1 存储单元矩阵 当CS=0时，芯片选通 =0 打开 写操作 1 打开 请见P259 习题5 5-3 P259 5-3 下列存储器各有多少