第5章+输入和输出接口技术.ppt

* 版权保留(C) 南京理工大学机械工程学院 王芳 * I/O端口的地址分配和地址译码 I/O接口电路必须有自己的地址，以便让CPU能随时访问。80X86微处理器由低16位地址线寻址I/O端口，故可寻址64K个I/O端口地址。但实际上8086/8088 PC机只用了最前面的1K个端口地址，即0~3FFH，因此只使用了地址总线的低10位，即只有地址线A0~A9用于I/O地址译码。 对于端口地址通常采用两级译码方法，通常高位地址产生译码的片选信号；低位产生接口芯片内的寄存器地址。 高位地址：接芯片的CS端(CHIP SELECT片选信号) 低位地址：如A0，A1地址线直接接芯片的对应端。 地址译码可用一般的组合逻辑电路，也可以用门电路或译码器芯片实现。 * 版权保留(C) 南京理工大学机械工程学院 王芳 * 可编程定时器/计数器芯片8253 要实现定时或延时控制，有三种主要方法： 1) 软件：循环语句 优点：容易实现，不需硬件开销； 缺点：占用CPU，降低了CPU的利用率 2) 不可编程的硬件定时：如集成电路555 优点：电路简单，修改电路参数可使定时范围变化 缺点：硬件连接好后，定时值将不能改变，不可编程。 3) 可编程的硬件定时：芯片8253（Intel 公司）。 可编程定时/计数器是为方便微型计算机系统的设计和应用而研制的，很容易和系统总线连接。它的定时值和范围可以很容易地由软件来确定和改变，能够满足各种不同的定时和计数要求，因而在微型计算机系统的设计和应用中得到了广泛的应用。 * 版权保留(C) 南京理工大学机械工程学院 王芳 * 8253的结构及引脚 8253有24条引脚，双列直插式封装： 1、与数据总线相连： D0 ~ D7 2、与CPU的控制线相连： RD、WR、A0、A1、CS 3、3个计数器通道： CLK，GATE，OUT(共9个) 4、电源和地线： Vcc、GND * 版权保留(C) 南京理工大学机械工程学院 王芳 * 数据总线 缓冲器 计数器 0 号 D7~D0 内 部 数 据 总 线 RD WR A0 A1 CS 读/写 控制 逻辑 计数器 1 号 计数器 2 号 控制字 寄存器 CLK0 GATE0 OUT0 CLK1 GATE1 OUT1 CLK2 GATE2 OUT2 8253的内部结构 * 版权保留(C) 南京理工大学机械工程学院 王芳 * 8253的内部结构 数据总线缓冲器 CPU向8253所写的控制字通过它和8253内部的数据总线传送给控制字寄存器寄存； CPU向各计数器所写的计数初值经它和内部总线送到指定的计数器中； CPU读某计数器的现行计数值时，该值经内部总线和缓冲器传送到系统的数据总线上，被CPU读取 读/写控制逻辑 读写逻辑接收系统总线的5个输入信号，根据这5个信号产生整个器件操作的控制信号。见P186表5-4 控制字寄存器(CW) 控制寄存器寄存数据缓冲器送来的控制字，控制每个计数器的工作方式，选择计数器按什么进制计数，并确定初值的写入顺序。控制字寄存器只能写入，不能读出。。 * 版权保留(C) 南京理工大学机械工程学院 王芳 * 8253的内部结构 计数器0、计数器1、计数器2 计数器0、1、2是3个独立的计数器，它们的内部结构相同。 每个计数通道都必须由CPU写入控制字和计数初始值后才能开始工作。 * 版权保留(C) 南京理工大学机械工程学院 王芳 * 8253的内部结构 计数器的逻辑框图如下：?? 计数初值计数器 减1计数器 输出寄存器 CLK OUT 写入计数器的初值保存在计数初值寄存器中，由CLK脉冲的一个上升沿和一个下降沿将其装入减1计数器。 输出寄存器的值跟随减1计数器的变化。 每个计数器都是对输入的CLK脉冲按二进制或十进制的预置值开始递减计数。 * 版权保留(C) 南京理工大学机械工程学院 王芳 * 8253的控制字定义 SC1 SC0 RL1 RL0 M2 M1 M0 BCD 5 1 0 1 4 0 0 1 3 1 1 0 2 0 1 0 1 1 0 0 0 0 0 0 方式 M0 M1 M2 BCD码计数 1 二进制计数 0 8253有6种工作方式： 方式0：计数结束产生中断 方式1：单稳态触发器 方式2：频率发生器 方式3：方波发生器 方式4：软件触发选通 方式5：硬件触发选通 * 版权保留(C) 南京理工大学机械工程学院 王芳 * 8253的控