计数器实验报告.docVIP

实验报告 实验中心 实验教学中心 专业年级 2010级测控技术与仪器 实验课程 数字电路实验 姓 名 实验名称 计数器的设计 学 号 提交日期 2012.6.2 成 绩 一、实验目的 1．掌握计数器的逻辑功能和应用方法。 2．掌握应用Quartus II 软件完成数字系统自动化设计的基本方法与流程。 二、实验设备 GW48系列SOPC/EDA实验开发系统实验箱 一台 计算机 一台 三、实验原理 1.（一） 设计输入 1）图形输入：原理图输入、状态图输入、波形图输入 2）HDL文本输入：将使用了某种硬件描述语言(HDL)的电路设计文本，如VHDL或Verilog的源程序，进行编辑输入。硬件描述语言 硬件描述语言VHDL和VerilogHDL在现在EDA设计中使用最多，也拥有几乎所有的主流EDA工具的支持。VHDL在电子设计领域得到了广泛应用。能将以VHDL语言描述数字系统的程序“翻译”成数字电路结构图文件的软件工具为VHDL综合器。 （二）适配 （三）时序仿真与功能仿真 （四）编程下载 (五)硬件测试 四、实验内容 1、在实验系统上实现由74LS161和门电路构成的12进制加法计数器。 2、基于一般模型的十进制计数器设计，CNT10的程序如下： 3、基于LPM（参数可设置模型库）的计数器设计。 四、实验结果 1. 由74LS161和门电路构成的12进制加法计数器。 （1）．逻辑电路图 （反馈置数法） （2）.编译结果图 （3）.输入时候的波形仿真图 （4）.运行后的波形仿真图,Timing仿真情况 图3-5Timing波形仿真图 （5）.引脚锁定图 （6）. 程序下载 2、基于一般模型的十进制计数器设计 （1）．逻辑电路图 （2）.编译结果图 （3）.输入时候的波形仿真图 （4）.运行后的波形仿真图,Timing仿真情况 （5）.引脚锁定图 （6）. 程序下载 3、基于LPM（参数可设置模型库）的计数器设计。 （1）．逻辑电路图 （2）.编译结果图 （3）.输入时候的波形仿真图 （4）.运行后的波形仿真图,Timing仿真情况 五、实验小结 1．掌握计数器的逻辑功能和应用方法，还有应用Quartus II 软件完成数字系统自动化设计的基本方法与流程。 2.明白了能把书本上学到的知识实践出来，是很大的进步，进一步巩固了自己所学的知识。 3.还有最重要的一点就是，通过本次试验让我熟悉了应用QuartusⅡ软件完成数字系统自动化设计的基本方法与完整流程。这对今后更进一步的深入学习有很大的作用。