数字电子技术 教学课件 ppt 作者 王平 主编第4章.pptVIP

化学工业出版社 如采用触发器电路，则可以解决上述问题，构成一个比较理想的防抖动开关，如图4.2所示。图中虚线框内的部分即为触发器。该电路属于触发器中结构最简单的基本RS型触发器，由两个与非门交叉耦合连接而成，有两个输入端和两个输出端，分别用R、S和P、Q来表示，选择Q作为防抖动电路总的输出端。机械开关T的两个触点M、N分别对应着输入端R、S。在此约定开关置于触点M为断开，置于触点N为导通。电路导通、断开的状态通过输出端Q来反映。只需了解基本RS触发器的输入输出特性，就能够较好的分析理解案例中电路的作用。 【例4.1】 CP下降沿触发的边沿JK触发器，CP、J、K的波形如图所示，试求其输出Q的波形。规定触发器起始为0态。 数字电路可以构成各式的计时系统，如数字钟电路，可以实现时、分、秒以及日期、星期等的计时。实现这一系列计时功能首先需要一个稳定、精确、规则的基准信号。如某一数字钟，其最小计时单位是秒，那么就需要给出一个频率为1Hz的秒脉冲信号作为基准。如图4.13所示即为一个秒脉冲信号发生器。 如图4.13所示电路中，点划线以上的部分是一个石英晶体多谐振荡器，其通过自激振荡产生一个32768Hz的脉冲信号，作为电路信号源。该部分内容将在第五章详细介绍。图中点划线以下的部分是一个分频电路，将信号源送来的32768Hz脉冲转换成为1Hz的秒脉冲送出。 T＇型触发器，与T触发器类似。但它在时钟脉冲的作用下只具有翻转的功能，即每来一个时钟脉冲就翻转一次。 如图4.20所示，输入存储电路的信号的逻辑表达式，称为驱动方程或激励方程；存储电路的输出信号的逻辑表达式，称为状态方程；存储电路本身的CP脉冲控制信号的逻辑表达式称为时钟方程；电路总的输出信号的逻辑表达式称为输出方程。例如选用JK触发器作为存储电路，则输入的J、K信号的表达式即为驱动方程，触发器的特性方程即为状态方程。电路中存在n个触发器，就对应有n组驱动和状态方程。 上述四组方程是进行时序电路分析和设计运算过程的重要工具。 1. 按逻辑功能 可分为计数器、寄存器、移位寄存器、读/写存储器和顺序脉冲发生器等。而在实际生产、生活及科研活动中的时序逻辑电路又是千变万化的，这里提到的也只是几种比较典型的电路。 2. 按时序逻辑电路中触发器的状态是否同步 可分为同步时序电路和异步时序电路。 同步时序电路：电路状态改变时，电路中要更新状态的各个触发器是同步翻转的，即在这种时序电路中，各个触发器的CP信号都是同一个时钟脉冲。也就是说，各个存储电路共有一个时钟方程。 异步时序电路：电路状态改变时，电路中要更新状态的触发器，有的先翻转，有的后翻转，是异步进行的，即在这种时序电路中，各个触发器的CP信号不全是同一个时钟脉冲，既可以是输入时钟脉冲，也可以是其它触发器的输出。因此，电路中存在两个以上的时钟方程。例如前一节中介绍的由T，触发器构成的15级异步分频器。 计数器是数字系统中用得较多的基本逻辑器件，是最典型的时序逻辑电路之一。如本节案例中所介绍的，它可以记录输入时钟脉冲的个数。同时，计数器还可以实现分频、定时、产生节拍脉冲和脉冲序列等。例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。 计数器的核心是触发器。前面介绍到，一个触发器有“0”、“1”两个状态，本身就是一个二进制的计数器。若使用n个触发器构成计数器，则可以有2n个状态，最多可以实现2n进制计数器。在本节的案例中，假设装满一箱是8个工件，则可以选用3个触发器来构成一个8进制计数器。每装一个工件，计数器计入一个脉冲，状态改变一次。装入8个工件后，计数器清零，计数状态重新计算。同时发出进位信号，驱动后一级的电路。 计数器的种类很多。按数的进位不同，可分为二进制计数器、十进制计数器和N进制计数器；按计数时是递增还是递减分，可分为加法计数器、减法计数器和可逆计数器；按计数器中触发器翻转是否同步分，可分为同步计数器和异步计数器；按计数器中使用的开关元件分，可分为TTL计数器和CMOS计数器。 【例4.2】 时序逻辑电路如图4.22所示，试画出其状态图和时序图，并简要说明逻辑功能。 最后就可以由状态图和时序图来确定电路的逻辑功能。 在时序电路中，凡是被利用了的状态都叫做有效状态；凡是没有被利用的状态都叫做无效状态。凡是有效状态形成的循环都称为有效循环；而无效状态形成的循环则称为无效循环。有效状态和无效状态并不是绝对的，而是相对的，要看在电路中到底利用了那些状态。在本例中，假如取000、001、011、111、110、100这6个状态作为有效状态，则该6个状态组成有效循环。如图4.23（a）所示。这样该电路的逻辑功能就是一个六进制计数器。 案例回顾 在计数器中，有一个很重要的概念叫“模”，人们常把一个