基于扫描链的FPGA互连测试-集成电路工程专业论文.docxVIP

摘要在这篇论文中，我们分析了SRAM—based的FPGA的结构特点，其中重点分 摘要 在这篇论文中，我们分析了SRAM—based的FPGA的结构特点，其中重点分 析了互连结构和互连资源。另外，我们引入-FDFT的概念，并分析了ASIC设计 流程中，D订户斤考虑的问题，这里包括故障模型，扫描链和全扫描测试。对于 FPGA测试，我们首先根据FPGA狈I]试的环境，测试的对象，和测试方法将 FPGA谀I]试分成了不同的种类，并分析不同测试的特点。 在本文中，我们将重点讨论FPGA中互连资源的测试。这里我们采用了基 于扫描链的互连资源测试，同时引入Buffered．WUT的概念用以压缩测试 CONFIG的数量。我们用TILE中的可编程资源构建扫描链，并根据GRM中的开 关方向，将测试分为水平向测试，垂直向测试，左倾测试及右倾测试。我们的 工作重点放在水平向测试。 在具体工作中，首先将原始FPGA电路建模成gate．1evel网表，并对每个 TILE进行单一化。然后，根据不同的测试CONFIG将单一化后的gate—level网表 remodel成多个不同的网表。最后对每一个网表使用TurboScanT具进行扫描链提 取和测试向量生成，并产生相应的testbench。在remodel之后的网表上进行扫描 链和测试向量的仿真验证。 扫描链提取结果表明在单一行TILE中，两条扫描链提取成功，每个扫描链 上有95个扫描单元。ATPG结果表明，在CONFIG 1的配置下，7个测试向量的 故障覆盖率为84．53％。这个结果说明，初边角处的开关，剩下的所有水平方向 开关都可以在一个CONFIG下被测试。而剩余的25％的故障将在余下的2个测 试CONFIG中被测试到。 关键字：FPGA扫描链互连测试remodel 中图分类号：TN4 3 AbstractIn Abstract In the begin of this thesis，we make an analysis on structure of S洲一bQsed FPGA，especiany on interconnect structure and resource．弧e concept of DFr is introduced in the next word．Involving fault model，scan chain，and post full scan，we present what should be considered when we accept DFT in ASIC design flow．The test of FPGA ore classified into different dass based on the circumstance of testing,the target of testing and the method of testing．ne characteristic of every testing is explained in the thesis． Here．we focus our work on the testing of interconnect resource．Widl accepting the concept of Buffered—WUT，we will test interconnect resource in FPGA based on post full scan．Buffered—WUT is used tO reduce the count of test CONHG．We use the programmable logic resource in 11LE tO build scan chain．Based on the direction of switch in GRM，we classify the testing into horizontal testing,vertical testing，left diagonal testing and right diagonal testing．We worked on horizontal testing． In my work，the original FPGA circuit is modeled tO gate—level netlist in verilog format．And，the gate—level nedist is uniquified based on TILE．Then，according to the different testing CONFIG，也e gate—level nedist is remodeled