基于51单片机 简易存储示波器的设计.pptVIP

基于51单片机简易存储示波器的设计 Dailywindy 2010 07 毕业设计内容提要 绪论 总体方案论证 电路设计（硬件电路设计） 软件设计 调试与分析 结束语 致 谢 绪论 随着科技高速发展，模拟示波器的功能不能满足人们的要求，数字存储示波器以其可以存储波形，稳定的输出，方便观察波形，操作简单等特点代替了模拟示波器。 本次设计的简易数字存储示波器，以80C51为核心，由信号采集、数据处理、波形显示，控制面板等功能模块组成。整个系统分成A/D转换部分、D/A转换部分、波形存储部分、键盘输入控制四大部分组成。 此存储示波器即具有一般示波器实时采样实时显示的功能，又可以对某段波形进行即时存储和连续回放显示。输出波形可以在示波器输出显示。具体设计原理以及过程在下面章节中详细说明。 总体方案论证 这次设计可以采用多种方案，下面给出两种常用的方案，并且选择出适合任务要求的方案： 方案一:FPGA/CPLD或带有IP核的FPGA/CPLD方式。 方案二：单片机方式。 方案一：FPGA/CPLD或带有IP核的FPGA/CPLD方式 即用FPGA/CPLD完成采集，存储，显示及A/D，D/A等功能，由IP核实现人机交互及信号测量分析等功能。其优点在于系统结构紧凑，可以实现复杂测量与控制，操作方便；缺点是此方案由纯硬件实现，设计复杂，系统庞大，调试过程繁琐。 方案二：单片机方式 即使用单片机，A/D转换器，D/A转换器以及存储器等组成系统。对输入信号用外接触发电路产生触发信号，通过A/D转换将模拟信号转换成数字信号，再通过单片机将数据锁存至外部RAM，然后由单片机控制将数据送至D/A输出。它的优点是系统规模小，有一定的灵活性，但是不适宜于观察高速信号或者复杂信号。 单片机方式原理框图 电路设计（硬件电路设计） 硬件电路存储控制芯片的设计 外围电路A/D模块设计 外围电路D/A模块设计 外围电路键盘输入模块设计 硬件电路存储控制芯片的设计  存储器的位宽根据 A/D转换器的位宽来选取，对于该课题选用8位的RAM。而控制芯片是选用单片机里的80C51来实现对整个系统的控制。 80C51单片机主要组成 80C51的引脚 80C51的内部结构 80C51单片机主要组成  (1) CPU系统：8位CPU，含布尔处理器、时钟电路以及总线控制逻辑。 (2) 存储器系统：4K字节的程序存储器（ROM／EPROM／FLASH，可外扩至64K）、128字节的数据存储器（RAM，可再外扩64K）以及特殊功能寄存器SFR。 (3) I/O口和其它功能单元：4个并行I/O口；2个16位定时／计数器、1个全双工异步串行口以及中断系统（5个中断源，2个优先级）。 80C51的引脚 本课题使用的是P89V51RB2FN芯片，其总线引脚图为： 80C51的内部结构 80C51单片机由微处理器（含运算器和控制器）、存储器、I/O接口以及特殊功能寄存器SFR等构成。 80C51的微处理器 80C51的片内存储器 80C51的I/O口及功能单元 80C51的特殊功能寄存器(SFR) 80C51的内部结构-微处理器 80C51单片机的微处理器是一个8位的高性能中央处理器（CPU）．它主要由运算器和控制器两部分构成。它的作用是读入并分析每条指令，根据各指令的功能控制单片机的各功能部件执行指定的运算或操作。 80C51的内部结构-片内存储器 80C51单片机的片内存储器设计成程序存储器和数据存储器两个独立的空间。基本型单片机片内程序存储器容量为4KB，地址范围是0000H～0FFFH。 基本型单片机片内数据存储器均为128字节，地址范围是00H～7FH，存放运算的中间结果，暂存数据和数据缓冲。这128字节的低32个单元用作工作寄存器，32个单元分成4组，每组8个单元。在20H～2FH共16个单元是位寻址区，位地址的范围是00H～7FH,然后是80个单元的通用数据缓冲区。 增强型片内数据存储器为256字节，地址范围是00H～FFH,低128字节的配置情况与基本型单片机相同。高128字节为一般RAM，仅能采用寄存器见解寻址方式访问（而与该地址范围重叠的SFR空间采用直接寻址方式访问）。 80C51的内部结构-I/O口及功能单元 80C51有4个8位的并行口，即P0～P3．它们均为双向口，每个口各有8条I/O线；一个全双工的串行口（利用P3的两个引脚，P3.0和P3.1）；2个16位的定时／计数器（增强型单片机有3个定时／计数器）以及一套完善的中断系统。 80C51的内部结构-特殊功能寄存器(SFR)  80C51单片