基于FPGA的智能电子抢答器的设计 (2).pptVIP

基于FPGA的智能电子抢答器的设计 报告人:XXX 学 号：XXXXXX 指导老师:XXX 毕业设计答辩 毕业设计答辩 课题简介： 基于VHDL语言，并采用FPGA作为控制核心，设计一种四路智能电子抢答器，使其能够实现正确显示最先抢答的选手号码，对答题时间进行l00S的限时报警以及复位重新抢答的功能。具有电路简单、操作方便、灵敏可靠等优点。 毕业设计答辩 实施方案： 利用VHDL硬件描述语言进行编程，我的这个设计主要包括七个模块：判断模块，锁存模块，转换模块，扫描模块，片选模块，定时报警模块和译码模块。编程完成后，用QuartersII软件进行编译，验证正确后再进行仿真。最后利用cyclone中的EP1C3T144C8制作成实际的系统进行测试。 毕业设计答辩 电子抢答器源程序 抢答鉴别模块FENG --feng.vhdLIBRARY IEEE; USE IEEE STD_LOGIC_1164.ALL; ENTITY FENG IS PORT(CP,CLR:IN STD_LOGIC; Q:OUT STD_LOGIC); END FENG; ARCHITECTURE FENG_ARC OF FENG IS BEGIN PROCESS(CP,CLR) BEGIN PROCESS(CP,CLR) BEGIN IF CLR=‘0THEN Q=’0’; ELESIF