基于VerilogHDL设计的出租车计价器.docxVIP

西华大学课程设计说明书 题 题 目: 专 业: 年 级: 学 生: 学 a . 指导教师: 完成日期: 出租车计价器 信息工程 2009 级 潘帅 33200908020**** 林竞力 2012年6月6日 摘 要：木文介绍了一种采用可编程逻辑器件(FPGA/CPLD)进行出租车计费器的 设计思想以及实现方法。本设计实现了出租车计费器所需的一些基本功能，计费金 额包括起步价、里程计费、等待计时计费等。该设计采用模块化设计，在Quartus II9.0 软件平台下，采用Verilog HDL硬件描述语言描述和模拟仿真了分频模块、计程模 块、计费模块、计吋模块，译码以及动态扫描显示模块，完成了出租车计费器仿真 设计和硬件电路的实现。 关键词：FPGA, ill租车计费器，Quartus, Verilog HDL Abstract： This article describes the design ideas and methods of the taximeter, through the programmable logic device (FPGA/CPLD). The design of a taximeter to achieve the required basic functions, The total of billing included the starting price, metered, and wait for time billing. Through the Quartus II 9.0 Software Platform, Using Verilog HDL language completed the description and simulation of frequency module, the meter module, Billing module, timing modules, decoding, dynamic scanning display module. IT It has completed the taxi meter simulation and the hardware circuit. Keywords: FPGA, Taximeter, Quartus, Verilog HDL TOC \o 1-5 \h \z \o Current Document 1?前言 1 \o Current Document 2 ?总体方案设计 2 \o Current Document 2.1设计要求 2 \o Current Document 2.2方案论证与选择 2 \o Current Document 2.3设计思想及原理 3 \o Current Document 3.单元模块设计 5 \o Current Document 3.1分频模块 5 3.1.1计数器分频模块 5 3.1.2计数器分频模块仿真结果 5 3.1.3数码管分频模块 6 \o Current Document 3. 2计程模块 6 3.2.1计程模块电路 6 3. 2. 2计程模块仿真结果 7 \o Current Document 3. 3计时模块 7 3. 3. 1计时模块电路 7 3.3.2计时模块的仿真结果 7 \o Current Document 3.4控制模块 8 3. 4. 1控制模块电路 8 3.4.2计时模块的仿真结果 9 \o Current Document 3.5计费模块 10 3. 5. 1控制模块电路 10 3. 5. 2计费模块的仿真结果 10 \o Current Document 2.6数码管显示模块 11 4.整体J贝层僕块攻计 12 \o Current Document 4.1整体顶层模块电路 12 \o Current Document 5 ?系统功能仿真及调试 13 \o Current Document 5.1系统仿真及调试 13 \o Current Document 6.总结与体会 16 致谢 17 \o Current Document 参考文献 17 \o Current Document 附录A: 单元模块Verilog HDL源代码 18 \o Current Document A. 1计数器的分频模块VerilogHDL源代码 18 \o Current Document A. 2数码管的分频模块VerilogHDL源代码 18 \o Current Document A.3计程模块VerilogHDL源代码 19 \o Current Docu