适用于OFDM系统之可变长度快速傅立叶转换处理器设计与实现.ppt

指導老師：梁新潁 報告者：9830042 陳侃駿 適用於OFDM 系統之可變長度快速傅立葉轉換處理器設計與實現 * 目錄 * OFDM簡介 OFDM 連續時間模型 OFDM 離散時間模型 DVB-T 系統規格與參數 傅立葉演算法 Radix- 演算法 FFT 硬體架構 單一路徑延遲回授(SDF)架構 Radix- SDF 快速傅立葉轉換架構圖 可變長度快速傅立葉硬體架構 可變長度 FFT Pipeline 架構中所需要之元件 驗證平台與實錄結果 OFDM簡介 * OFDM 連續時間模型 Δf 載波間距(carrier spacing) 為了使子載波具正交性，Δf 必須與有效時間Tu為倒數關係。 * * OFDM 離散時間模型 * 為了能使用FFT 實現OFDM 調變解調，取樣時間設為有效時間長度 Tu 分成N 等份 * DVB-T 系統規格與參數 採用COFDM 技術 分為通道編碼/解碼以及通道調變/解調 採用2N 系統，分別為2048 個子載波(2k mode)和8192 個子載波(8k mode) 一般情況下通道編碼僅有一組資料流輸入 * * 傅立葉演算法 離散傅立葉轉換(Discrete Fourier Transform , DFT) 純為數字的運算 取樣樣本不是無限大，都能計算 所需要的計算複雜度為O(N 2 ) 快速傅立葉演算法FFT (Fast Fourier transform) 分時( Decimation-In-Time , DIT)演算法 分頻(Decimation-In-Frequency , DIF)演算法 * Radix- 演算法 保有和Radix-4演算法一樣的計算複雜度，也保留著Radix-2 的蝶型運算器架構。 * FFT 硬體架構 分為 Pipeline-based 架構與Memory-based 架構 在快速傅立葉轉換處理器的硬體實現方面，Pipeline-based 架構是最常見的作法。 * 單一路徑延遲回授(SDF)架構 把輸入序列儲存於暫存器中，等到暫存器存滿後，再與另一筆輸入序列送到蝶型運算器裡做運算，之後再輸入到下一級做重複性的運算，最後得到輸出的資料。 優點： 較延遲連接架構簡單許多 所需之記憶體最少 有極高的儲存元件使用率(100%)與較高之複數乘法器使用率。 * Radix- SDF 快速傅立葉轉換架構圖 處理資料與資料皆為複數，為此處理? j這項，其只需透過多工器做資料交換與正負號交換及可達成，故此架構的碟型運算器分成BF I 與BF II 兩種形式 * 可變長度快速傅立葉硬體架構 採用Radix- 演算法來實現可變長度的FFT 處理器、採用Radix- SDF 架構來實現Pipeline FFT 處理器。 * 當需要應用更多層面時，只要適當的擺放MUX 位置以及控制twiddle factor 的輸出跟每一個蝶型運算器的控制線就能夠達到8K、4K、2K、1K、512、256 點之FFT 處理器。 * 可變長度 FFT Pipeline 架構中所需要之元件 座標軸數位旋轉計算器 (Coordinate Rotation Digital Computer, CORDIC) 處理元件 (processing element，PE) 處理元件控制邏輯單元 (PE control logic unit，PE CLU) 雙轉子因子產生單元 (Twiddle factor Generator，TWG) 位址產生器 (address Generator，AG) 區塊記憶體 (Block memory) * 驗證平台與實錄結果 * * * * 結論 可變長度快速傅立葉轉換處理器硬體以單一路徑延遲回授(SDF)架構，因為其具有較低的延遲需求與規則性以及採用Radix- FFT 演算法其複數乘法器個數少。 採用座標軸數位旋轉計算器(CORDIC)取代複數乘法器，邏輯閘(gate counts)上比複數乘法器節省43% 雙轉子因子(Twiddlefactor)的角度以即時運算(On Line Calculate)的方式產生，能夠節省ROM 的使用。 同時硬體所需用到大量的記憶體，也設計以FPGA 內部之區塊記憶體(Blockmemory)來完成，因此有效地達成硬體資源的使用。 *