实验十四TTLCMOS门电路参数及逻辑特性的测试.docxVIP

实验十四TTL、CMOS门电路参数及逻辑特性的测试 厦门大学通信工程系林XX 一?实验目的： 1、 掌握TTL、CMOS与非门参数的测量方法； 2、 掌握TTL、CMOS与非门逻辑特性的测量方法; 3、 掌握TTL与CMOS fl电路接口设计方法。 二?实验原了 -Tl.门电路： T?门电路是标准的集成数字电路，其输入、输出端均采用双极型三极管结构：凡是FL 器件特性均与门电路具有相同特性，故需了解FL门电路的主要参数。 巾4H是T■型中速二输入端四与非门。图I是它的内部电路原理图和管脚排列图。 I、与非门的主要参数： （1） 输入短路电流： 与非门某输入端接地时，该输入端接入地的电流。 （2） 输入高电平电流X： 与非门某输入端接翟（価，其他输入端悬空或接出时，流入该输入端的电流。 T■与非门特性如图2所示： （5）开门电平 使输出端维持低电平0所需的最小输入高电平，通常以匕2 4V时的定义。 （4）关门电平0： 使输出端保持高电平*所允许的最大输入低电平，通常以??供I吋的定义。 阀值电平雪吒隔 （?）开门电阻4： 某输入端对地接入电阻（其他悬空），使输出端维持低电平（通常以 所需的 最小电阻值。 （?）关门电阻dr： 某输入端对地接入电阻（其他悬空），使输出端保持高电平《 （通常以比??供I所允 许的最大电阻值）。 T1.与非门输入端的电阻负载特性曲线如图彳所示。 （耳）输出低电平负载电流Hu输出保持低电平1fc?.4V时允许的敲大灌流（如图4）； （?）输出高电平负载电流输出保持高电平比时允许的最大拉流； ⑴）平均传输延迟时间*1： ①开通延迟时间歸：输入正跳变上升到相对输出负跳变下降到L8V的时间间隔； ?关闭延迟时间仏：输入负跳变上升到相对输出正跳变下降到LSV的时间间隔； ◎平均传输延迟时间：开通延迟时间与关闭延迟时间的算术平均值。4|1;（仏如）/2 ir■与非门平均传输延迟时间示意图如图?所示。 2、t■与非门的电压传输特性： TB与非门的电压传输特性是描述输出电压匕随输入电压■变化的Illi线，如图耳所示。 从 f 曲线中，形象地显示出0.務之间的关系。 (二)CMOS门电路: COMS门电路是另一类常用的标准数字集成电路，其输入、输出结构均采用单极型三极管结 构，凡COMS电路特性均具冇CMOS门电路形同的特性。C4011是CMOS二输入端四与非门。 下图是内部电路原理图和管脚排列图。 1、 CMOS门电路的主要参数： 由于CMOS f J电路输入端具冇保护电路和输入缓冲，而输入缓冲为CMOS反相器，为 电压控制器件，故当输入信号介于O-Vdd时，I匸0；多余输入端不允许悬空； 输出低电平lol :使输岀保持电平Vo=0.05 V时允许的最大灌流； 输出高电平负载电流loh :使输出保持高电平Vo=0.9Voh时的最大拉流； 平均传输延迟时间Ty ：同TTI门电路定义。 2、 CMOS fl电路的电压传输特性 3、 与非门的逻辑特性 输入有低，输出就高；输入全高，输出就低。 (三)TTL电路与CMOS电路的接口设计：(图见书上) Voh (min) =Vlh(min) Vol(max)=Vil(max) lon( max)=n lih(max) lol(max)=mlil(max) 三、 实验仪器 示波器，函数信号发生器，“四位半”数字多用表，多功能电路实验箱 实验内容 1、TTL、CMOS与非门主要参数的测量 lls^ Voh llH^ Vol： 实验电路如图，将输入端2串接电流表“A”到地，此时电流表指示值为hso电压表指 示值为VoHo实验电路如图13所示,将输入端2串接电流表“A”到电源，此时电流表指示 值为IIH,电压表指示值为Vol (测量Voh时应接模拟负载电阻2K,测量Vol时应接入模拟灌 流电阻390欧姆)。 TTL、CMOS与非门灌流负载能力测试： 实验电路如图13所示。电流衣量程宜200mA。将Rw组建缩小，当输出电压上升到0.4v (CMOS)为0.5V时，电流表测量值为Iol。 TTL、CMOS与非门拉流负载能力测试 实验电路如图14所示。电流表量程20mA,将Rw纽建缩小，当输出电压下降到0.9Voh 时，电流表测量值为lOHo 图14 TTL拉图 图14 TTL拉 图12 1TL参数测试图 图13 TTL淞流负我能力测量图 TTL、CMOS与非门平均传输延迟时间的测量： Vo(a) TTL平均传输时间测1：图测量电路如图15所示。三个为非门首尾相接便构成环形振荡器，用示波器观测输出震 荡波形，并测出振荡周期T,计算出平均传输延迟时间 Vo (a) TTL平均传输时间测1：图 (b) CMOS平均传输时间测壘图 (5)将上述测量参数填入表一 表一TTL参数 参数 lis IlH