数字电子技术基础 教学课件 沈任元 第3章_组合逻辑电路.pptVIP

西安交通大学生命科学与技术学院 第3章　组合逻辑电路 3.1　组合逻辑电路概述 3.1　组合逻辑电路概述 3.2　组合逻辑电路的分析 3.2.1 基本分析方法 3.3　组合逻辑电路的设计 实验3.1 组合逻辑电路的设计（P126） 三、实验内容和步骤 １．设计一个三人无弃权的多数表决器，要求用74HC00、74HC11实现。 实验3.1 组合逻辑电路的设计 三、实验内容和步骤 ２．用74HC04、74HC08、74HC27实现一个三变量不一致电路（当输入变量不一致时输出为“1”）。 实验3.1 组合逻辑电路的设计 ３．某车间有三台机器，用红、黄两个故障指示灯表示机器的工作情况。当只有一台机器有故障时，黄灯亮；若有两台机器同时发生故障时，红灯亮；只有当三台机器都发生故障时，才会使红、黄灯都亮。设计一个控制灯亮的逻辑电路。 3.4　常用的组合电路 3.4.1 编码器 74HC148的逻辑框图 1、二进制译码器 2线-4线译码器 3-8 译码器74HC138的内部线路 74HC138的功能表 （1）功能扩展(利用使能端实现) （2） 实现组合逻辑函数 74HC42逻辑框图 七段显示译码器 74HC48 BCD共阴七段译码/驱动器 74HC48 真值表 BCD－七段显示译码器7448的逻辑图 7448的附加控制信号：（1） 7448的附加控制信号：（2） 7448的附加控制信号：（3） 例： 3.4.3 数据选择器（MUX） 3、数据选择器的应用 例3-7 试用八选一电路实现 解： 将A、B、C分别从A2、A1、A0输入，作为输入变量，把Y端作为输出F。 3.4.4 数据分配器 应用举例 例 74HC85构成的报警电路 3.4.6 加法器 全加器的逻辑图和逻辑符号 a）逻辑图 b）逻辑符号 3.5 组合逻辑电路中的竞争冒险常用的组合电路 3.5.1 竞争冒险现象产生及其产生的原因 3.5.2 冒险现象的判断 3.5.3 消除冒险现象的方法 3.5.3 消除冒险现象的方法 3.5.3 消除冒险现象的方法 3.6 应用电路介绍 应用一 应用二 应用三 2、八选一数据选择器 8选1 MUX的性质（函数式） （1）功能扩展 两片74HC151构成的16选1数据选择器 （2）实现组合逻辑函数 用数据选择器 实现组合逻辑函数 数据分配器能根据地址信号将一路输入数据按需要分配给某一个对应的输出端，它的操作过程是数据选择器的逆过程。 其功能相当于一个波段开关，如图所示。 数据分配器实际上是译码器（分段显示译码器除外）的一种特殊应用。 (a)输出原码的接法 (b)输出反码的接法 3.4.5 数值比较器 1、一位二进制数值比较器 功能表 比较两个数的大小或是否相等。 分析 比较原则： A. 先从高位比起,高位大的数值一定大。 B. 若高位相等,则再比较低位数,最终结果由低位的比较结果决定。 IAB IAB AB A=B AB IA=B B1 B0 B3 B2 A1 A0 A3 A2 2、多位数值比较器 四位集成比较器74HC85 1. 四位二进制数比较器 3、数值比较器的典型应用 2. 八位二进制数比较器。（采用两片74HC85） 3、数值比较器的典型应用 由74HC85构成的报警电路，其功能是将输入的BCD码与设定的BCD码进行比较，当输入值大于设定值时报警。 改变S1～S4的状态，可以改变报警的下限值。 关于加法： 举例：A=1101, B=1001, 计算A+B 1 1 0 1 1 0 0 1 + 0 1 1 0 1 （1）逢二进一。 （2）最低位是两个数最低位的相加，不需考虑进位。 （3）其余各位都是三个数相加，包括加数、被加数和低位来的进位。 （4）任何位相加都产生两个结果：本位和、向高位的进位。 二进制加法运算的基本规则： （1）半加器： 半加运算不考虑从低位来的进位 A---加数；B---被加数；S---本位和； C---进位。 真值表 逻辑函数 1、半加器和全加器 半加器的逻辑图和逻辑符号 a）逻辑图 b）逻辑符号 相加过程中，既考虑加数、被加数又考虑低位的进位位。 （2）全加器： 2、多位二进制加法器 串行进位加法器 优点：简单 缺点