原创力文档- 1、本文档共65页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
Register 时序参数
D Q
Clk
T
Clk
t
D hold
t
su
t
Q c-q
注意：数据的上升和下降时间不同时，延时将不同
2004 －12－8 清华大学微电子所 《数字大规模集成电路》 周润德 第8 章（2 ）第1 页
Latch 时序参数
D Q
Clk
T
Clk PW
m
t
su
D
t
hold
Q tc-q td-q
注意：数据的上升和下降时间不同时，延时将不同
2004 －12－8 清华大学微电子所 《数字大规模集成电路》 周润德 第8 章（2 ）第2 页
Latch 和Register 的Latency （tDQ ）与 Data to clock 时间的关系
W tDC tSU
tDC W tSU tDC tSU tSU
= tDQ = tDQ
＝ ＝
正沿
负沿
正电平灵敏 正沿触发
Latch Register
2004 －12－8 清华大学微电子所 《数字大规模集成电路》 周润德 第8 章（2 ）第3 页
比较精确的考虑建立时间（Setup Time ）
Clk
t
文档评论（0）