数电课程设计---多功能数字钟.doc

PAGE 　　　　　　　　　　　　　　　　　　　　　 南京工程学院 数字电子课程设计报告 课程设计名称 ： 多功能数字钟 设计学生班级 ：　电力０５１ 设计学生姓名 ： 　刘亮泽 设计学生学号 ： ２０６０５０２２９ 设计指导老师 ： 　王枚 课程设计时间 ： ２００７年１２月３日 课程设计地点 ： 数字电子课程设计中心 目录　 １　设计任务及要求　　　　　　　　　　　　　１ ２　比较和选定设计方案　　　　　　　　　　　１－６　　　 ３　单元电路设计　　　　　　　　　　　　　　６－１１ ４　整体电路　　　　　　　　　　　　　　　　１１－１４ ５　课题遇到的问题及解决方法　　　　　　　　１４－１７ ６　心得体会　　　　　　　　　　　　　　　　１７ 多功能数字钟 [设计任务] 进行正常的时/分/秒计数，分别用六个数码管显示时（24小时），分（60分钟），秒（60秒）的计时功能。 利用实验系统上的按键实现“校时”,校分功能:按下校时键时,计数器迅速递增,并按24小时循环;按下校分键时,计数器迅速递增,并按60分钟循环。 实现整点报时．每隔一秒报一次，共五次． 实现闹时功能，预置０５时２９分闹时．报时闹时功能在EDA6000界面上用两个灯泡来显示。 [设计要求］ （１）．准确计时，以数字形式显示时、分、秒； （２）．数字钟能够校正时、分。 （３）．要求数字钟计数时在规定的时间内闹时（０５：２9分闹时一秒钟）； （４）．数字钟报整点数，报时频率为由系统cp脉冲分频出的1KHz。 [设计方案及框图] （1）设计方案比较 1．设计60进制及24进制加法计数器 方案I.使用两片74161芯片级联 74161芯片元件符号及功能表见下面图表，为4位二进制加法计数器，具有异步清零、同步置数功能 ，但其输出端不能直接与数码管相连接。 图（1） 图（2） 方案II.使用两片74160芯片级联 74160芯片元件符号及功能表见下面图表，为8421编码的十进制加法计数器，具有异步清零、同步置数功能 ，且其输出端能直接与数码管相连接，较 74161更为方便。 图（3） 图（4） 2．正常计数时脉冲（f1=1KHz）的提供 方案I. 选用555定时器构成多谐震荡器产生f1 方案II.f1直接由系统自带的cp脉冲提供 方案比较：由于系统自带1KHz的脉冲，可直接连入计数器的cp端，所以较方案I中使用集成电路定时器555与RC组成的多谐震荡器更方便、更直观，且对数字钟的准确程度影响甚小。所以选择方案II。 3.闹时电路模块的设计 方案I. 使用数字比较器 输入设置闹时，可先用D触发器构成的锁存器将输入的闹时时间保存，然后用比较器比较计时时间与锁存的闹时时间，若相等，输出闹时信号，进行闹时。 方案II.使用组合逻辑电路 根据具体的闹时时间从时、分计数器对应的输出端连接组合逻 电路控制。 方案比较：方案II中使用组合逻辑电路控制闹时模块只需用到简单的门电路。而方案I中集成比较器内部电路比较复杂，需明白该集成比较器的工作原理才能正确的将闹时时间锁存，从而完成数字钟的闹时功能。所以选择设计原理易懂的方案II更好。 （2）整体方案原理框图 co 时 co 时 co 分 co 秒 二选一 二选一 译码器 译码器 译码器 译码器 译码器 译码器 闹时 指示灯 指示灯 报时 cp f1=1KHz 分频 f2=500Hz Key2 Key1 图（5） [单元电路设计] （1）分、秒计数器设计 1．60进制计数器的工作原理 秒计数器电路与分计数器电路都是60进制，采用两片中规模集成电路74LS60串接起来构成的秒、分计数器，下面选择同步置数方法使计数器从0到59循环计数。 2．60进制计数器电路原理图 图（6） 3．60进制计数器电路时序图 图（7） （2）时计数器的设计 1．24进制计数器的工作原理 时计数器电路都是24进制，采用两片中规模集成电路74LS60串接起来构成的时计数器。下面选择同步置数方法使计数器从0到23循环计数。 2．24进制计数器电路原理图 图（8） 3．24进制计数器电路时序图