3组合逻辑电路--集成(七).pptVIP

3.3 用中规模集成器件实现组合逻辑电路 3.3 用中规模集成器件实现组合逻辑电路  例：用8选1数据选择器实现： F=AB+AB+AB 74LS138实现全加器设A=A2、B=A1、CI=A0 * * 结束 放映 3. 3.1 用数据选择器实现组合逻辑电路 3.3.2 用译码器实现组合逻辑电路 3.3.3 用全加器实现组合逻辑电路 采用中规模集成器件实现组合逻辑函数 　　 1.方法及依据 中规模集成器件都具有某种确定的逻辑功能，可以写出输出和输入关系的逻辑函数表达式。采用集成器件实现逻辑函数时，可以将要实现的逻辑函数表达式进行变换，使之尽可能地与某种集成器件的逻辑函数表达式类似。 　　一般来说，使用数据选择器实现单输出函数；使用译码器和附加逻辑门实现多输出函数；对一些具有某些特点的逻辑函数，如输出信号为输入信号的相加，则采用加法器来实现。 采用中规模集成器件设计组合逻辑电路既可省去繁琐的设计，也可以避免设计中带来的错误，以提高电路的可靠性。 　 1.用具有n个地址输入端的数据选择器实现m变量的逻辑函数 1). (m=n) 2). ( mn) 3). ( mn) 2. 利用译码器实现组合逻辑函数 3. 采用全加器实现组合逻辑函数 　　 2.要求掌握的内容 例0 试用八选一电路实现 解：将A、B、C分别从A2、A1、A0输入，作为输入变量，把Y端作为输出F。因为逻辑表达式中的各乘积项均为最小项，所以可以改写为 根据八选一数据选择器的功能，令 1). (m=n) 具体电路见图3-21： 例3-5电路图 D0 = D3 =D5 =D7 =1 D1 = D2 =D4 =D6 =0 S＝0 0 1 1 0 1 0 1 0 C AB 00 01 10 11 0 1 D0 D1 D2 D6 D4 D3 D7 D5 C AB 00 01 10 11 0 1 1 1 1 1 [解]： 画出器件图，作出真值表 对比… 完成电路 F Q A0 A1 D0 D1 D2 D3 A B C A2 D4 D5 D6 D7 EN 2). (m n) F Q A0 A1 D0 D1 D2 D3 A B C A2 D4 D5 D6 D7 EN 当逻辑函数的变量数l大于MUX的地址输入端数n时，不能采用上面所述的简单方法。如果从m个输入变量中选择n个直接作为MUX的地址输入，那么，多余的(m-n)个变量就要反映到MUX的数据输入Di端，即Di是多余输入变量的函数，简称余函数。因此设计的关键是如何求出函数Di。  确定余函数Di可以采用: 1.代数法 2.降维K图法 3.扩展法 3). (m n) 【例 1】 试用4选1MUX实现三变量函数： 解：  ① 首先选择地址输入，令A1A0=AB，则多余输入变量为C，余函数Di=f(c)。  ② 确定余函数Di。  用代数法将F的表达式变换为与Y相应的形式： = 1.代数法 将F与Y对照可得 图 2 例2之逻辑图 n变量的逻辑函数，可以用n维(即n变量)K图表示，也可以用(n-1)、(n-2)、…维K图表示，这种(n-1)、(n-2)、…维K图称为降维K图。  降维的方法是在图(a)中先求出在AB各组取值下F与C变量之间的函数关系，然后将它们分别填入图(b)的降维K图中。从图(b)中看出，该K图中除了填0、1外，还填入了变量C，因此它又称为引入变量K图。如果选择4选1MUX的地址输入A1A0=AB，将图(c)所示Y的K图和图(b)F的K图相对照， 则很容易求出多余函数： 2.降维K图法 【例2】试用8选1MUX实现逻辑函数： ① 画出F的四变量K图如图4 - 25(a)所示。 图 4 – 25 例 4 - 8在F之K图上确定Di ② 选择地址变量，确定余函数Di。 原则上，地址变量的选择是任意的，但选择合适了才能使电路简化。  若选择A2A1A0=ABC，则引入变量为D。  在图4-25(a)F之K图上，确定8选1MUX数据输入Di的范围，如图(a)中虚线所示。化简各子K图求得余函数为：D0=D, D1=0, D2=1,D3=D, D4=D, D5=0, D6=1, D7=D，函数F可表示为 其逻辑图如图4 - 26(a)所示。 图 4 例2的逻辑图 片1 片2 【例3】用8 选1数选器实现函数 F(A,B,C,D)=∑m(