多功能数字钟数电课程设计实验报告.doc

PAGE PAGE 1 （ 数电课程设计 ） 实 验 报 告 （理工类） 2012 至 2013 学年度第 二 学期 课程名称 多功能数字钟电路设计 系别班级 电气系11级电子信息工程一班 指导教师 周旭胜 学号姓名 耿王鑫1109121011、谷和伟1109121012 贺 焕1109121013、黄兴荣1109121014 解 军1109121015、井 波1109121016 李 丰1109121017、李小飞1109121018 梁富慧1109121019 目录 TOC \o 1-3 \h \z \u 一、设计要求及任务 1 二、 系统设计方案 2 三、 器件选择 2 1、74LS160 2 2、74LS107 4 3、74LS90 5 4.LED显示屏 5 四、六十进制“秒”计数器设计 6 五、六十进制“分”计数器设计 7 六、二十四进制“时”计数器设计 8 七、分频网络的设计 9 八、开关校时电路的设计 10 九、整点报时电路的设计 10 十、系统整体电路设计 11 十一、改进意见及收获体会 12 一、设计要求及任务 数字钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，因而得到了广泛的应用：小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。多功能数字钟由以下几部分组成：校正电路；六十进制的秒、分计数器和二十四进制的时计数器；秒、分、时的数码显示部分；报时电路等。 设计要求： 1、显示格式为小时-分钟-秒钟 2、整点报时，在整点前5秒LED开始按照1Hz频率闪烁，过整点后停止闪烁。3、对系统始终进行分频 4、具有开关调节功能，其中S1开关调节小时，S2调节分钟，S3复位 二、 系统设计方案 数字钟的组成框图如图1所示分别由显示电路，译码电路，计数器，校时电路，校分电路，和脉冲产生电路。 时显示器 分显示器 秒显示器 24进制计数器 60进制计数器 60进制计数器 整点报时校时电路 整点报时 校时电路 秒脉冲 秒脉冲 图1、总体框图 三、 器件选择 1、74LS160 74LS160为十进制同步加法计数器逻辑功能描述如下： 由逻辑图与功能表知，在CT74LS160中LD为预置数控制端，D0-D3为数据输入端，C为进位输出端，RD为异步置零端，Q0-Q3位数据输出端，EP和ET为工作状态控制端。 当RC=0时所有触发器将同时被置零，而且置零操作不受其他输入端状态的影响。当RC=1、LD=0时，电路工作在预置数状态。这时门G16-G19的输出始终是1，所以FF0-FF1输入端J、K的状态由D0-D3的状态决定。当RC=LD=1而EP=0、 ET=1时，由于这时门G16-G19的输出均为0，亦即FF0-FF3均处在J=K=0的状态，所以CP信号到达时它们保持原来的状态不变。同时C的状态也得到保持。如果ET=0、则EP不论为何状态，计数器的状态也保持不变，但这时进位输出C等于0。当RC=LD=EP=ET=1时，电路工作在计数状态。从电路的0000状态开始连续输入16个计数脉冲时，电路将从1111的状态返回0000的状态，C端从高电平跳变至低电平。利用C端输出的高电平或下降沿作为进位输出信号。 逻辑功能表如下： 表一、74LS160逻辑功能 CP EP ET 工作状态 × 0 × × × 置零 1 0 × × 预置数 × 1 1 0 1 保持 × 1 1 × 0 保持（但C=0） 1 1 1 1 计数 逻辑框图如图1： 逻辑符号如图2： 2、74LS107 74LS107带清除功能下降沿J-K触发器 其功能表如下图 管脚图如下 3、74LS90 4.LED显示屏 LED显示屏是由发光二极管排列组成的一显示器件。它采用低电压扫描驱动，具有：耗电少、使用寿命长、成本低、亮度高、故障少、视角大、可视距离远、规格品种全等特点。目前LED显示屏作为新一代的信息传播媒体，已经成为城市信息现代化建设的标志。管脚１２３４分别接输出段的Ｑ０、Ｑ１Ｑ２、Ｑ３．图形显示如下图所示： 图、LED显示屏 5、74LS248 74LS248，七段译码器，输出高电平有效，适合于共阴极接法的七段数码管使用 A3，A2，A1，A0，为 8421BCD 码输入，a,b,c,d,e,f,g 为七段数码输出，LT 为试灯输入信号