2第二章C6201结构一34张.pptVIP

第二章 C6201/6701基本结构和指令集（一） 中央处理单元 程序取指单元 指令分配单元 指令译码单元 两个数据通路，每个数据通路有4个功能单元（.L1、.S1、.M1、.D1和.D2、.L2、.S2、.M2） 32个32位寄存器，分A组和B组，每组包含16个寄存器 控制寄存器组 控制逻辑 测试、仿真和中断逻辑 控制状态寄存器（CSR） TMS320C6701扩充控制寄存器组 C6201/6701的全部存储器寻址空间 地址总线：32bit，总址空间：4GByte； 两种映射模式：map0和map1 通过BOOTMODE[4：0] 引脚的电平设置来决定使用何种映射模式。 片内程序存储器、片内数据存储器、片外存储器空间和片上外设寄存器空间； 片内实际存储器总容量：128KByte： 程序存储器64K、数据存储器64K 片外存储器接口（EMIF） 同步动态RAM （SDRAM） 同步突发静态RAM（SBSRAM） 异步存储RAM（SRAM、ROM、FLASH） 共享型存储器件( FIFO，A/D，D/A） 特点：无缝连接，扩充整个DSPs芯片的程序和数据存储空间 EMIF处理四种涉及外总线服务的请求 - 片内程序存储器控制的CPU取指请求。 - 片内数据存储器控制的CPU数据存取请求。 - 片内DMA控制器。 - 片外共享存储器器件控制器（用到EMIF仲裁信号）。 EMIF接口信号 直接存储器访问 （DMA ）Direct Memory Access， 特点： 在没有CPU干预的情况下控制数据在存储器映射空间中传输，如片内存储器、片内外设或是外部器件之间等，此时CPU为后台运行； 每个DMA控制器有四个独立的可编程传输通道，以支持4种不同形式的DMA运行模式。另外，还有一个辅助通道用于实现与主机口（HPI）的接口要求； `C6201/6701各有一个，且结构相同的DMA。 DMA功能特点 数据读/写传输：DMA控制器从存储器源地址指向单元中读出/写入数据。 帧传输：每一个DMA通道均可传输一个数据帧，每个数据帧中数据单元容量可独立编程确定。 块传输：每一个DMA通道均可传输一个数据块，每个数据块中数据帧容量可独立编程确定。 发送数据单元传输：在通道分割模式下，数据从源地址指向单元中读出，并写入分割目的地址指向单元。 接受数据单元传输：在通道分割模式下，数据从分割源地址指向单元中读出，并写入目的地址指向单元。 流 水 线 1、取指 2、译码 3、执行 多通道缓冲串口McBSP（Multi-channel Buffered Serial Port） - 全双工通信。 - 支持连续数据流通信的双缓冲数据寄存器。 - 数据收/发工作时，有独立的帧信号和时钟信号。 - 与工业标准编/解码器、模拟接口芯片和其它包含串行的A/D、D/A器件，能直接连接 SPI设备。 - 数据传输时，可使用片外移位时钟、或片内可编程移位时钟。 - 通过DMA控制器5个通道的自动缓冲能力。 - 内部通信时钟和帧信号发生可编程设置。 数据接收/发送（R/X）的简单时序 CLK 接收/发送时钟（内部/外部） FS 帧同步 D 数据 通用定时器Timer0、1 `C6201/6701中均包含2个32位通用定时器 事件定时/ 事件计数 脉冲信号生成 CPU中断信号生成 向DMA发送同步事件 通用定时器有两种信号模式，计数时钟既可来自片内也可来自片外。 中断控制器（Interrupt Selector） 1、复位（RESET） 2、非屏蔽中断（NMI） 3、可屏蔽中断。 DSP 芯片模式、时钟与电源配置 模式配置：决定在芯片复位后所进行的初始化工作。 上电、掉电复位 芯片模式 输入时钟模式 端格式 Power－down模式 DSPs的复位 1 DSPs芯片的工作电源一般有IO电源（DVdd）和的内核电源（CVdd）组成。当这两个电源未达到正常电源电压88％时，DSPs芯片将进入复位状态。 2 当RESET引脚输入信号为低，DSPs进入复位状态。 3 复位状态:所有三态输出引脚为高阻、其它输出引脚为缺省态。所有状态寄存器恢复复位状态。 DSPs复位时间和技术 复位时间： 1、DSPs的相应速度； 2、外设的响应速度； 复位技术： 外接电源管理芯片：TLC7733，TLC7725等； 芯片模式配置 使用BOOTMODE[4:0]引脚来进行芯片模式配置。在RESET引脚输入低电平复位信号期间，BOOTMODE[4:0]引脚上值将被锁存，用于复位后的芯片模式配置。 具体BOOTMODE[4:0]引脚设置值与相应的存储器映射和芯片模式配置关系如表2.53（P104）