内部存储器讲义.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
0行 16-19字 1行 4-7字 2行 8-11字 3行 空 例题 设主存容量为1MB,Cache容量为16KB,每字块有16个字,每字32位。 (1)若Cache采用直接相联映像,求出主存地址字段中各段的位数。 (2)若Cache采用四路组相联映像,求出主存地址字段中各段的位数。 (1)若Cache采用直接相联映像: 字块中含64个字节,字块的位数为b=6。 Cache中含有256个字块,所以字块地址位数c=8。 主存容量为1M字节,总位数为20。 主存字块标记位数t=6。 ?(2)若Cache采用四路组相联映像, 字块中含64个字节,字块的位数为b=6。 Cache中含有256个字块,每组含有4个字块,所以组地址位数q=6。 主存容量为1M字节,总位数为20。 主存字块标记位数t=8。 相联存储器——框图 相联存储器——单元结构 相联存储器——阵列的构成 相联存储器——访问实例 2.4、RAM存储芯片 铁电随机存储器(FeRAM) 铁电薄膜技术 工作原理 当一个电场被加 到铁电晶体时,中心 原子顺着电场的方向 在晶体里移动。当原 子移动时,它通过一 个能量壁垒,从而引 起电荷击穿。内部电 路感应到电荷击穿并 设置存储器。移去电 场后,中心原子保持 不动,存储器的状态 也得以保存。 2.4、RAM存储芯片 铁电随机存储器(FeRAM) 兼容RAM的一切功能,且和ROM技术一样是非易失性的存储器 读写速度快(20ns) 集成度比DRAM大(可达4Mb) 存在两个关键问题 可靠性 读写次数受限 存储器是计算机系统五大部件之一,存储器的性能在现代计算机体系结构中,占主导作用。下面我们开始讨论存储器 * * 现代计算机是以存储器为核心的,构建存储器系统,我们的目标是花最少钱,但是性能最高,也就是说容量尽量大,速度尽量快。 * 速度快的容量低的价格低的离CPU最近, * * 注意: 1、如果计算机中可编址的最小单位是字存储单元,则该计算机称为按字寻址的计算机。如是计算机中可编址的最小单位是字节,则该计算机称为按字节寻址的计算机。一个机器字可以包含数个字节,所以一个存储单元也可包含数个能够单独编址的字节地址。 2、 * 存储单元由n位存储位元构成,一个存储单元有一个地址,存储单元可以是一个字长/一个字节/半个个字长等。 * * 1、基本概念 2、存储器设计思想 3、分层结构:局部性原理 4、静态、动态存储器特点 * Be0~be3接cas0~cas3,选择字节; A23-A22选择模块,上述图中只有一个模块,最多可以接4个模块。接在sel * 三总线外,增加了CLK时钟信号线;DQM为数据屏蔽信号,内部有四个存储体模式寄存器、相关控制器;模式寄存器指示猝发式读写的长度。 * 由Rambus开发的RDRAM采用高速总线方式,不是采用RAS\CAS信号,而是采用面向块操作协议,以包为单位进行交换信息。 * 下面我们来构建一个存储器系统。 * 1、芯片选择;2、地址分配,芯片编号对芯片进行地址分配;3、译码电路设计(带控制信号);4、图 * 一旦存储元被编程,存储的数据可保持100年之久而无需外电源。 * 上次课我们介绍了如何动态存储器芯片性能: 1.根据程序的局部性原理; 2.FPM-DRAM:快速页模式,先行选择,在列选择,这样可以一次行地址后,再发多个列信号; CDRAM:带高速缓存; 4.SDRAM:同步模式,与处理器同步 一个实例P78例4 ROM: EPROM/EEPROM/FLASH. * 从结构上讲有两种:串行和并行,即NOR和NAND,前者可以随机存取,后者可以顺序存取,删除时按块操作. * 具体方法:参见P88表5 * * 6.5 Pentium PC的Cache 2级cache结构 L2内容是主存的子集 L1内容是L2的子集 L1分成8K的指令cache和8K的数据cache 指令cache是单端口256位,只读 数据cache是双端口(每个32位),读写,采用2路组相联结构128组*2行/组*32字节/行=8KB字节 * 6.5 Pentium PC的Cache 存储器读写总线周期 256为淬发式传送 64位传送 数据一致性的保持 L1采用写一次法 L2采用写回法 * 7 虚拟存储器 7.1虚拟存储器的基本概念 7.2页式虚拟存储器 7.3段式虚拟存储器 7.4段页式虚拟存储器 7.5替换算法 7.6 虚拟存储器实例 * 7.1虚拟存储器的基本概念 1961年由曼彻斯特大学Kilbrn等提出。 由主存和联机工作的外存共同组成。 模型:外存的容量和价格,主存的速度 它以透明的方式给用户提供了一个比实际主存空间大得多的程序地址空间,此时的地址为虚拟地址,空间为虚拟地址空间 虚拟地址由编译器生成,受到

文档评论(0)

benzei244572 + 关注
实名认证
内容提供者

建筑工程师持证人

没啥好说的额

领域认证该用户于2024年10月16日上传了建筑工程师

1亿VIP精品文档

相关文档