半导体测试器与芯片测试.pptVIP

THANK YOU SUCCESS * * 可编辑 图7.2 共射双极型晶体管的放大特性 图 共射双极型晶体管反向击穿特性 2、双极晶体管的性能测试 图7.16 测试设备—晶体管参数测试仪 三、MOS结构的C-V特性测试 C-V特性测试简介 MOS（金属－氧化物－半导体）结构的电容是外加压的函数，MOS电容随外加电压变化的曲线称之为C-V曲线，简称C－V特性。C-V曲线与半导体的导电类型及其掺杂浓度、SiO2-Si系统中的电荷密度有密切的关系。 利用实际测量到的MOS结构的C-V曲线与理想的MOS结构的 C-V特性曲线比较，可求得氧化硅层厚度、衬底掺杂浓度、氧化层中可动电荷面密度和固定电荷面密度等参数。 在集成电路特别是MOS电路的生产和开发研制中，MOS电容的C-V测试是极为重要的工艺过程监控测试手段，也是器件、电路参数分析和可靠性研究的有效工具。 1、MOS结构的电容模型 氧化层电容 氧化层 半导体表面感应的空间电荷区对应的电容 MOS电容是Co和Cs串联而成，总电容C: ——与氧化层其厚度成反比，而与外加偏压VG无关。 ——由空间电荷区单位面积电量Qs随表面势Vs的 变化率大小而定 2、MOS结构的C-V特性 P型衬底的MOS P型衬底 绝缘体（氧化物） － － － － － － ＋ ＋ ＋ ＋ ＋ ＋ b.较小正栅压下 负栅压 P型衬底 绝缘体（氧化物） ＋ ＋ ＋ ＋ ＋ ＋ －－－－－－ 引起空间电荷区 正栅压 a. 负栅压下 当正偏压较小时，此时半导体表面空间区电容Cs对总电容的贡献不能忽略，与Cox串联的结果使总电容C变小。栅压VG越大，耗尽层宽度变宽，Cs越大，总电容越小。 P型衬底的MOS c.较大正栅压下 P型衬底 绝缘体（氧化物） ＋ ＋ ＋ ＋ ＋ ＋ －－－－－－ 引起空间电荷区 正栅压 反型时，耗尽区宽度基本不增加，达到了一个极大值，总电容C达到极小值Cmin。 P型衬底的MOS C-V特性 半导体与二氧化硅界面之间的电荷充放电时间常数较长，通常大于10-6s，所以界面态电容只在低频或准静态情形下对MOS电容有贡献。对于1MHz的高频C-V测量，通常不考虑界面态电容的影响。 高频C-V测试和低频C-V测试的差别 N型衬底MOS的高频和低频C-V特性 P型衬底MOS： i. 加负栅压时，半导体与氧化层界面出现空穴堆积，对应最大电容 ii. 加正栅压时，半导体与氧化层界面出现空穴耗尽，对应最小电容 N型衬底MOS： i. 加正栅压时，半导体与氧化层界面出现空穴堆积，对应最大电容 ii. 加负栅压时，半导体与氧化层界面出现空穴耗尽，对应最小电容 P型和N型半导体衬底MOS结构的C-V特性差异 3、几个概念和计算公式 （1）平带电压VFB和平带电容CFB 表面处不发生能带弯曲，此时QSC=O.这种状态称之为平带状态，总MOS电容称为平带电容。在MOS结构C-V测试中，是一个很有用的参数，用它可以定出实际C-V曲线的平带点。 （2）平带电容CFB的计算公式： 在实际的MOS结构中，由于SiO2中总是存在电荷（通常是正电荷），且金属的功函数和半导体的功函数通常并不相等，所以平带电压VFB一般不为零。金属可以通过交换电荷，这些因素对MOS结构的C-V特性产生显著影响。若不考虑界面态的影响 （3）氧化层固定电荷对平带电压VFB的影响 氧化层正的固定电荷越多，平带电压负值越大，整个C-V曲线向更负电压推移。 （4）氧化层厚度tox，由测试的最大电容C max确定: (5)半导体掺杂浓度: 根据Cmin/Cox或CFB/Cox的电容比确定 实验设备 所用仪器设备主要包括三部分: 测试台(包括样品台、探针、升温和控温装置等) 高频（1MHz或更高）hp4275A C-V测试仪 计算机 实验内容 第七章 复习题 1、二极管的I-V特性可以给出哪些电学参数？画图说明。 2、画出Si三极管的共射极工作模式，并简述如何对其进行I-V特性测量，求取放大倍率。 3、理解MOS结构的电容模型以及总电容随栅极电压变化的趋势原理。画图比较p型Si衬底MOS和n型Si衬底MOS在高频下C-V特性的差异。 4、利用MOS的C-V特性可以计算或评估MOS结构的哪些参数？理解其求取过程和方法。 THANK YOU SUCCESS * * 可编辑 可编辑 可编辑 第七章 半导体器件测试 一、半导体器件简介 半导体器件（semiconductor device）是利用半导体材料特殊电特性来完成特定功能的器件。为了与集