设计规范与的指南PCB接地设计说明.pptVIP

* 第 * 页 PCB的布线设计（续） （4）保护线 （Guard Trace） 在模拟电路和射频电路设计，以及没有电源地平面的双面板中，常常用保护线来对关键信号进行保护，使其免受其它信号的串扰。如图31，一般保护线连接地网络，并在线的两端与地相接。频率很高时，保护线上用多个过孔接地，过孔之间的距离应小于板上最高频率所对应波长（λ）的1/20。对于有完整地平面的数字电路，一般可以不用保护线，若有空间足以插入保护线（即信号线间距大于3倍线宽），则地平面已经能够有足够的保护作用。 （5）所有高频信号或敏感信号必须紧靠完整的参考平面 所有高频信号或敏感信号必须紧靠完整的参考平面，以保证其最小化的信号回路和连续的阻抗。以减小信号的反射和辐射，提高信号的稳定性。 （6）高频信号或敏感信号应避免太多的过孔 RAMBUS 有无过孔的区别 * 第 * 页 PCB的布线设计（续） （7）I/O信号避开高速和高di/dt信号等干扰源。连接器上应该安排足够的接地管脚。 （8）高速信号的走线不应该出现锐角和直角。1GHz以上的信号应该尽量使用圆弧 走线。 （9）为了减少高频信号的辐射和干扰，高频信号尽量安排在内层。当走线的长度大于信号频率所对应波长（λ）的1/20时必须走内层。 λ简单的估算如下：100MHz 的λ/20 为150mm，300MHz 的λ/20 为50mm。 （10）差分对应平行等距等时延走线，保持对称，使电路对共模干扰有良好的抑制。 （11）金属壳体的高频器件下应该敷地平面，用多个过孔与地平面连接。该敷地平面喷锡，不要盖绿油。 * 第 * 页 案例1 ESD试验单板复位 * 第 * 页 案例2 信号跨越形成大信号回路造成系统故障 问题描述： 某单板在进行ESD试验时，系统的时钟基准信号A丢失。信号A是由两个时钟信号B和C以数脉冲个数的方式每两秒钟对齐一次，对齐后产生一个A信号。若信号B和C 在2秒是没有对齐，A信号不会产生。 原因简析： 左图为该板的TOP层丝印、TOP层走线和TOP层之下的被分割的地层，其中棕色的阴影区域为地网络平面铜皮，图（a）中，蓝色高亮线为时钟信号B， 带箭头红线则是时钟信号B的回流路径。图（b）缩小的图形，可以看出整个回路。 时钟信号B的波形应该为左下图（a），但在进行ESD试验时，受到快速瞬变场的影响，实际测量的时钟信号B的波形为图（b）。由于时钟信号B产生了干扰脉冲，在2秒到来之前脉冲个数已满，而无法实现与时钟信号C对齐，造成信号A丢失。 改进措施：将分割的地平面变成整体。 试验效果：故障不再出现，ESD试验顺利通过。 * 第 * 页 知识回顾Knowledge Review zte-赵云 * * 第 * 页 PCB的接地设计要求 PCB的接地设计，首先应根据设备系统总的接地设计方案，如：单板上的保护地、屏蔽地、工作地（包括数字地和模拟地）等如何与背板连接，背板上的这些地又如何与系统的各种地汇接，在PCB上落实系统接地方案对PCB板的接地设计要求。 * 第 * 页 工作地 工作地——信号回路的电位基准点（直流电源的负极或零伏点），在单板上可分为数字地GNDD与模拟地GNDA。数字地连接数字元器件接地端，模拟地连接模拟元器件接地端。 理想的工作地是电路参考点的等电位平面。但在实际的设计中，工作地被作为信号电流的低阻抗回路和电源的供电回路。这样就会产生常遇到的三个问题：共模干扰、信号串扰和幅射。 * 第 * 页 共模干扰电压 所有的导体都具有一定的阻抗，电流流经地时，同样会产生压降。流经工作地中的电流主要来自两个方面，一是信号的回流；另一个是电源的电流需要沿工作地返回。 下图表示了典型的信号和电源共地逻辑电路PCB上共模电压的产生。其中，Vnoise 是电流流经工作地时产生的共模噪声电压。 * 第 * 页 串扰 PCB上相邻的印制线之间存在互感和耦合电容，当信号电压或电流随时间快速变化时,会对周围的信号产生不可忽视的串扰。图（a）是串扰的等效电路。图（b）是集总参数下串扰（Crosstalk）与线间距D和印制线离地平面（参考平面）高度H之间的关系。 * 第 * 页 辐射与干扰 PCB上的快速变化的电流回路，其作用相当于小回路天线，它会向外进行电磁场幅射。图（a），属于差模辐射方式。幅射的电场强度与回路中电流的大小Io、回路的面积A、电流的频率的二次方成正比。同理，PCB上的信号回路（小回路天线）也会接收周围快速变化的电磁场，而产生干扰电流。 如图（b），当出入PCB的电缆上存在共模电流时，会产生共模幅射。幅射的电场强度与共模电流的大小、共模电流的频率、线的长度成正比。同时，它也会对PCB上的电路产生共模干扰。 * 第 * 页 PCB接地设计原则 共模干扰、串扰和幅射干