- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
verilog串并转换并串转换
1.
设计名称:38译码器带使能端的
主要功能:
实现38译码功能,并且在使能段处于低电平是输出设计框图:
设计代码:
module decoder3_8(a,b,ena);
input [2:0] a;
input ena;
output [7:0] b;
reg [7:0] b;
always @ (ena,a)
if(!ena)
begin
b=8
end
else
begin
case(a)
3b000: b=8
3b001: b=8
3b010: b=8
3b011: b=8
3b100: b=8
3b101: b=8
3b110: b=8
3b111: b=8
default: b=8
endcase
end
endmodule
仿真代码:
`timescale 1ns/1ns
module tb;
reg [2:0] a;
reg ena;
wire [7:0] b;
initial begin
a = 3b000;
ena = 1b0;
#50;
ena = 1b1;
#50;
a=3b001;
#50;
a=3b010;
#50;
a=3b011;
#50;
a=3b100;
#50;
a=3b101;
#50;
a=3b110;
#50;
a=3b111;
#50;
$ stop;
end
decoder3_8 udecoder3_8(
.a(a),
.ena(ena),
.b(b)
);
endmodule
仿真结果:
辅助说明:
当ena为低电平时,无论a为何值,总是输当ena为高电平时,输出即随a的数值变化而变化,当a为001时,b的值变当a为010时,b的值变这与设计时的功能是一致的。
_______________________________________________________________________________
2.
设计名称:83编码器带使能端的和优先级
主要功能:
实现83编码功能,并且在使能段处于低电平是输出为000,同时最高位的优先级最高
设计框图:
设计代码:
module undecoder8_3(a,b,ena);
input [7:0] a;
input ena;
output [3:0] b;
reg [3:0] b;
always @ (ena,a)
if(!ena)
begin
b=3b000;
end
else
if(a[7]) b=3b111;
else
if(a[6]) b=3b110;
else
if(a[5]) b=3b101;
else
if(a[4]) b=3b100;
else
if(a[3]) b=3b011;
else
if(a[2]) b=3b010;
else
if(a[1]) b=3b001;
else
if(a[0]) b=3b000;
else b=3b000;
endmodule
仿真代码:
module tb;
reg [7:0] a;
reg ena;
wire [2:0] b;
initial begin
a = 8
ena = 1b0;
#50;
ena = 1b1;
#50;
a=8
#50;
a=8
#50;
a=8
#50;
a=8
#50;
a=8
#50;
原创力文档


文档评论(0)