原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
杭电计组实验10-实现R-I-J型指令的CPU设计实验
实验报告
2018 年 6 月 9 日 成绩：
姓名
阳光男
学号班级专业
计算机科学与技术
课程名称
《计算机组成原理与系统结构试验》
任课老师
张翔老师
指导老师
张翔老师
机位号
默认
实验序号
10
实验名称
《实验十 实现R-I-J型指令的CPU设计实验》
实验时间
2018/6/9
实验地点
1教221
实验设备号
个人电脑、Nexys3开发板
一、实验程序源代码
顶层RI型指令CPU模块测试文件：
module test;
// Inputs
reg rst;
reg clk_100MHz;
reg clk;
// Outputs
wire ZF;
wire OF;
wire [31:0] F;
wire [31:0] M_R_Data;
wire [31:0] PC;
// Instantiate the Unit Under Test (UUT)
TOP_RIJ_CPU uut (
.rst(rst),
.clk_100MHz(clk_100MHz),
.clk(clk),
.ZF(ZF),
.OF(OF),
.F(F),
.M_R_Data(M_R_Data),
.PC(PC)
);
initial begin
// Initialize Inputs
rst = 0;
clk_100MHz = 0;
clk = 0;
// Wait 100 ns for global reset to finish
#100;
// Add stimulus here
forever
begin
#2;
clk=~clk;
#10;
clk_100MHz=~clk_100MHz;
end
end
endmodule
顶层LED验证模块
module TOP_LED(clk_100MHz,oclk,rst,SW,LED);
input clk_100MHz;
input oclk,rst;
input [3:0]SW;
output reg[7:0]LED;
wire rclk;
wire ZF,OF;
wire [31:0]F;
wire [31:0]M_R_Data;
wire [31:0]PC;
xiaodou doudong(clk_100MHz,oclk,rclk);
TOP_RIJ_CPU(rst,clk_100MHz,rclk,ZF,OF,F,M_R_Data,PC);
always@(*)
begin
case(SW)
4b0000:LED=F[7:0];
4b0001:LED=F[15:8];
4b0010:LED=F[23:16];
4b0011:LED=F[31:24];
4b0100:LED=M_R_Data[7:0];
4b0101:LED=M_R_Data[15:8];
4b0110:LED=M_R_Data[23:16];
4b0111:LED=M_R_Data[31:24];
4b1000:begin LED[7:2]=0;LED[1]=OF;LED[0]=ZF;end
4b1100:LED=PC[7:0];
4b1101:LED=PC[15:8];
4b1110:LED=PC[23:16];
4b1111:LED=PC[31:24];
default:LED=0;
endcase
end
endmodule
顶层RIJ型指令CPU验证模块：
module TOP_RIJ_CPU(input rst,input clk_100MHz,input clk,output ZF,
output OF,output [31:0]F,output [31:0]M_R_Data,output [31:0]PC);
wire Write_Reg;
wire [31:0]Inst_code;
wire [4:0]rs;
wire [4:0]rt;
wire [4:0]rd;
wire [31:0]rs_data;
wire [31:0]rt_data;
wire [31:0]rd_data;
wire [31:0]imm_data;//被扩展的立即数
wire [15:0]imm;
//wire rd_rt_s;
wire [1:0]w_r_s;
wire imm_s;//判断是否需要扩展
wire rt_imm_s;//B端选择rt或者是扩展后的
文档评论（0）