电工第31讲译码器课件.ppt

方案一： 用双4选1选择器(无使能端)扩展成16选1选择器 逻辑结构：A1 A0控制第一层选择， A3 A2控制第二层选择。 A0 A1 D0 D3 Y D0 D3 Y A0 A1 D0 D3 Y D0 D3 Y A0 A1 D0 D3 Y A1 A0 A3 A2 D0 D3 D4 D7 D8 D11 D12 D15 . . 方案二： 用双4选1选择器(无使能端)扩展成16选1选择器 A0 A1 D0 D3 Y D0 D3 Y A0 A1 D0 D3 Y D0 D3 Y A0 A1 D0 D3 Y A3 A2 A1 A0 D0D4D8D12 D1D5D9D13 D2D6D10D14 D3D7D11D15 逻辑结构：A3A2控制第一层选择， A1 A0控制第二层选择。 用数据选择器实现组合逻辑函数 【例1】 利用选择器实现逻辑函数 Y（A,B,C）=?（1,2,4,6,7） 用八选一 74??151 Y=m1 +m2+ m4 +m6 +m7=ABC+ABC+ABC+ ABC+ ABC 74??151 D7D6D5D4D3D2D1D0 A1A0 Y A2 Y A B C “1” =ABC0+ABC1+ABC1+ABC0+ABC1+ABC0+ABC1+ABC1 用四选一74??153 Y=ABC+ABC+ABC+ ABC+ ABC A B 1D31D21D11D0 S1 A1 A0 74??153 Y2 Y1 2D32D22D12D0 S2 Y C “1” . . 1 =AB?C+AB?C+AB?C+AB?1 作业 1、用四输入16线输出的二进制译码器及“与非” 门，设计一个六输入64输出的二进制译码器 A B C D Y0 Y15 S1 S2 4—16译码器 2、用74LS138及两个4输入“与非”门组成全加器电路。 3、分别用八选一、双四选一构成全减器电路。 四、译码器 译码器 A1 A0 Y3 Y2 Y1 Y0 译码器的功能分类 1．用来表示输入状态全部组合的，称二进制译码 器N位输入，2N输出。 常见的集成化译码器有2-4、3-8、4-16 2．码制译码器：如8421码变换为循环码等。 3．显示译码器：控制数码管显示 一）、二进制译码器 （变量译码器、n—2n线译码器） 特点：每对应一个码2n个输出线中只能有一位有输出状态；其它各位状态不变。 有输出时状态为“1”，无输出时状态“0”—输出高电平有效。 有输出时状态为“0”，无输出时状态“1”—输出低电平有效。 1、译码原理 2-4译码器 (2输入－4输出的变量译码器) 1 1 0 1 1 0 0 0 Y0 Y1 Y2 Y3 A B 1 1 1 0 1 1 0 1 1 0 1 1 0 1 1 1 Y0=BA Y1=BA Y2=BA Y3=BA B A Y3 Y2 Y1 Y0 1 1 2-4译码器原理图 使能端(选通端)低电平有效 当 ＝0，译码器使能 E 当 ＝1，译码器禁止 E B A Y3 Y2 Y1 Y0 E 输入缓冲反相门 1 1 1 1 1 B A Y3 Y2 Y1 Y0 E 输入缓冲反相门 1 1 1 1 1 译码器的逻辑符号 输出高电平有效 输出低电平有效 Y0 Y1 Y2 Y3 A B E Y0 Y1 Y2 Y3 A B E Y0 Y1 Y2 Y3 A B E 双二——四线译码器 1 2 3 4 5 6 7 8 1E 1B 1A 1Y0 1Y1 1Y2 1Y3 地 +VCC 2E 2B 2A 2Y0 2Y1 2Y2 2Y3 74??139 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 三——八线译码器 A0 A1 A