第4章 中央处理器.ppt

CPU内部各部件之间需要传送信息，如寄存器将操作数送到ALU进行运算，ALU将结果送到寄存器存放。如何将这些部件连接起来，为信息提供通路？这就涉及CPU内部的数据结构，这是CPU组成的核心问题。 通常，内部较简单的CPU 中，只设置一组数据传送总线，用来连接CPU内的寄存器与ALU部件，在微处理器中常将这组总线称为ALU总线。在较复杂的CPU中，为了提高工作速度，可能设置了几组数据总线，同时传送多个数据。 有的CPU中还包含了用于控制的存储逻辑部件、管理内存的地址变换部件，这样除了数据线外，还有传送地址信息的地址总线。 下面介绍几种典型的CPU数据通路结构： （1）单组内总线、分立寄存器结构 早期的计算机就是采用此结构。其特点: a、采用分立寄存器，各寄存器有自己独立的输入、输出端口； b、一组单向数据总线连接寄存器和ALU，使ALU成为内部数据传送通路的中心。 在此结构中，ALU通过移位器向内部总线发送数据，而不是直接从内部总线接收数据。各寄存器可从内部总线接收数据，但不能直接向内部总线发送数据。 如果一个寄存器向另一个寄存器传数据，则只能将数据传到ALU，再由ALU、移位器来完成。这样ALU的输入端可能汇集了多个数据，就需要设置两个选择器，每次最多可选择两个寄存器的内容，送入ALU进行运算；或只选择一个寄存器的内容，经ALU送到另一寄存器。 ALU既是运算部件，又是CPU内部数据传送通路的中心；各寄存器的内容，是进行运算还是简单的传送，都要通过ALU后再分配到目的寄存器。 （2）单组内总线、集成寄存器结构 为了提高寄存器的集成度，寄存器组通常采用小型半导体存储器结构，一个存储单元相当一个寄存器，存储单元的位数就是寄存器字长。用双向数据总线连接寄存器与ALU，并在ALU的输入端设置暂存器。 双向数据总线，使ALU既可向内总线送运算结果，又可从内总线上接收数据；各寄存器也能从内总线接收数据并向内总线送数据。这样，ALU与寄存器、寄存器间的数据传送均可在内总线上进行，简化了数据传送通路的结构。 暂存器的作用是：由于内总线每次仅提供一个操作数，而ALU也不具备暂存数据的能力，因此在ALU的输入端设置暂存器，存放由内总线送来的数据。 （3）多组内总线结构 对于速度高的CPU，需要设置多组数据总线，一个节拍中可以并行地实现几种数据通路操作，即同时将多个数据从几个来源地分别送到各自的目的地。 现在的CPU结构都较复杂。例如，设置指令栈（称为指令队列），以便预取若干条指令；相应的操作数栈；专用ROM（称为控制存储器）以存放微程序，用于存储管理的段地址运算和页地址运算的多个运算部件；片内高速Cache等。 4.2.1 时序控制方式 我们知道：计算机在执行指令时是分步进行的，因此在微命令的形成逻辑中引入了时间标志---时序信号，这样，计算机的操作能在不同的时间段中有序地完成。而操作是受时序信号同步控制的。当然，计算机机中也有一些操作，如系统总线上的一些数据传送则不受时序信号同步控制。 通常，把时序信号分为同步控制和异步控制两大类。 1、同步控制方式 指用统一发出的时序信号对各项操作进行同步控制。这里的时序信号就是指具有周期、节拍、脉冲等信号。 在同步控制中，操作时间被划分为许多长度固定的时间段，一个时间段就是一个节拍（时钟周期）。每个时间周期完成一步操作。不同的计算机有不同的安排。 如CPU内部数据通路的一次传送操作安排在一个时钟周期内完成，因而时钟周期较短；而访问一次存储器的时间作为一个时钟周期时间，则时钟周期较长。 时钟周期是基本的时序单位，一旦确定便固定不变，这就是同步控制方式的主要特点。 CPU根据统一的时钟周期为指令的执行安排严格的时间表，各操作必须按时间表执行，即在规定的时钟周期内完成本步操作，时钟周期一结束，本步操作也结束，并开始下一步操作。各步操作间的衔接由时钟周期自动切换来控制。 有许多操作要求在约定的时刻同步定时执行。例如加法运算中,由于进位传递的延迟,加法器各位形成稳定的结果需要一段时间,而将结果送入目的寄存器的时刻则是严格定时的，这就需要产生一种统一的同步打入（送入）脉冲，在脉冲的上升沿时刻打入运算结果。 时钟周期提供加法运算的时间段。 同步打入脉冲决定打入运算结果的时刻。