数电电子第4章---触发器电路.ppt

数字电子技术基础 能够存贮一位二进制数字信号的基本逻辑单元电路叫做触发器。 触发器具有两个稳定状态，用来存储逻辑1和逻辑0（二进制数的1和0），在触发信号作用下，两个稳定状态可以相互转换或称翻转,当触发信号消失后，电路能将新建立的状态保存下来。因此这种电路也称为双稳态电路。 根据触发器电路结构和触发方式的不同，可以把触发器分为:基本RS触发器（直接触发方式）、同步触发器、边沿触发器等。 根据触发器逻辑功能的不同，又可以把触发器分为：RS触发器、D触发器、JK触发器、T和T′触发器等。 第一节 直接触发方式的RS触发器 一、基本RS触发器 基本RS触发器又称为RS锁存器（latch），它结构简单，是各种复杂结构触发器的基本组成部分。基本RS触发器为直接触发方式。 1. 电路组成 基本RS触发器 a) 逻辑图 b) 逻辑符号 2. 逻辑功能 端称为置1输入端，又称置位端。 端称为置0输入端，又称复位端；二者均为低电平有效。图中，Q=1、 =0的状态是稳定的，称为1态；Q=0、 =1的状态也是稳定的，称为0态。 1 1 0 1 0 1 1 2 1 0 1 0 1 1 3 1 0 1 0 0 1 1 1 0 0 4 1 0 1 0 0 1 5 1 0 1 0 1 0 6 0 1 0 1 1 0 1 0 0 1 7 1 0 1 0 0 0 1 1 1 1 Φ Φ 8 0 1 0 1 0 0 1 1 1 1 Φ Φ 1 1 3. 逻辑功能的描述 1）状态转换特性表 触发器在接收触发信号之前的原稳定状态称为初态→ Q n 触发器在接收触发信号之后建立的新稳定状态为次态→Q n+1 不定状态 复位(reset)端 置位(set)端 2） 时序图（又称波形图） 是以输出状态随时间变化的波形图的方式来描述触发器的逻辑功能。 时序波形图 或非门组成的基本RS触发器 a)逻辑图 b)逻辑符号 或非门构成的RS触发器时序图 二、集成RS触发器 集成RS触发器是将组成RS触发器的各个逻辑门制作在一块芯片上，为了扩展其应用功能，有时还增加了一些附加逻辑门，使其应用更加灵活方便。 CD4043为三态RS锁存器，在其内部集成了4个RS触发器单元，每个触发器的输出端均用CMOS传输门对输出状态进行控制，4个传输门的工作状态由公用的使能（enable，简称EN）端控制。 当EN为高电平时，传输门处于接通状态，触发器按基本RS触发器方式工作；当EN为低电平时，传输门均处于截止状态，所有触发器的输出处于高阻状态。 集成RS触发器的应用很广泛，图a是利用CD4043构成的单脉冲发生电路，主要用于消除由于机械开关触点的抖动所造成的脉冲波形所出现的毛刺现象。 第二节 同步触发器 基本RS触发器是直接触发方式，触发信号直接控制着输出端的状态翻转。 实际应用时，常常要求触发器的输出状态在某一指定时段按输入信号和初态所决定的状态发生变化，这段时间可由外加时钟脉冲（clock pulse，简称CP）来决定。 同步触发器加有时钟脉冲控制端CP，其输出状态只能在控制信号CP有效时（分高电平有效和低电平有效两种）才能被触发，发生改变，如何变化由输入信号和初态决定。 一、同步RS触发器 同步RS触发器的逻辑图和逻辑符号如图所示。图中G1和G2组成基本RS触发器，G3和G4组成输入控制门电路。CP是时钟脉冲信号，高电平有效，即CP为高电平时，输出状态可以改变，CP为低电平时，触发器保持原状态不变。 同步RS触发器 a) 逻辑图 b)逻辑符号 加有CP端 右图为同步RS触发器的时序波形图。 二、同步D触发器 除同步RS触发器外，还有一种同步D触发器（也叫D锁存器），CP有效时，触发器的状态就等于输入端D的状态，CP无效时，触发器的状态保持不变，又称为透明锁存器。 同步触发器可分为CP高电平有效和CP低电平有