典型的时序逻辑电路的安装与调试.pptVIP

任务三 任务目标与要求 任务三目录 任务基础知识 任务基础知识一——时序逻辑电路的分析方法 任务基础知识二——寄存器 4个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2 、FF3表示。 三、 十进制计数器 1.同步十进制加法计数器 时钟方程： 电路图 各触发器的驱动方程： JK触发器的特征方程： 将驱动方程代入,得到各触发器的状态方程： 输出方程： 将无效状态1010～1111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。 状态图 功能描述： 由状态图可知，该电路是一个同步十进制加法计数器 状态图 ２.同步十进制减法计数器 同步十进制可逆计数器 集成同步十进制计数器 集成同步十进制加法计数器74160、74162的引脚排列图、逻辑功能示意图与74161、74163相同，不同的是，74160和74162是同步十进制加法计数器，而74161和74163是4位同步二进制（16进制）加法计数器。此外，74160和74162的区别是，74160采用的是异步清零方式，而74162采用的是同步清零方式。 74190是单时钟集成同步十进制可逆计数器，其引脚排列图和逻辑功能示意图与74191相同。 74192是双时钟集成同步十进制可逆计数器，其引脚排列图和逻辑功能示意图与74193相同。 把前面介绍的十进制加法计数器和十