- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
下载流程 双击操作 单击右键选择 找到xx.bit文件,*有时候窗口出现的不是刚才生成生成Bit文件的路径,需要切换过去找到 下载流程 这是选择了bit文件之后会出现的几个窗口 下载流程 右键单击选择【program】即完成了下载 下载流程 单击右键选择【Design Properties】 *常出现下载失败的原因: 1.芯片选型不对 2.连接驱动没有建立成功(电源上电) 认真检查一下 实验评判 讲解实验原理; 抄袭有“道”,先理解再应用; 实验评判分为 A B C 三个等级: 做实验之前认真看几遍实验指导手册和器件的手册 !!! 参考资料 VHDL语法讲解和实例分析。 实验指导书xilinx_spartan6.pdf 让学生对界面有个整体的认识一下,之后在细讲 * * * 电子系统设计实验 ——实验讲义 刘 伟:asklw2011@163.com 王晓彤:xtwang11@163.com 内容 1. 实验开发板介绍 2. 实验题目及要求 3. 新建工程演示 输入 综合 仿真 下载 4. 参考资料 实验平台介绍 Xilinx公司的ISE14.7; 软件: 实验室每台电脑都已安装好这个软件;建议在自己电脑上也安装使用 语言: 1.VHDL 2.Verilog-HDL 实验题目及要求 总共10个必做实验+1个扩展实验(选做) 实验一 熟悉 ISE14.7软件开发环境 实验要求: 设计一个2分频电路 具有时钟信号CLK,输出信号Q 并进行仿真,观察仿真结果。 实验二 十进制计数器仿真试验 描述一个十进制计数器模块 具有时钟信号CLK,清零CLR信号,(高电平有效)、计数允许EN信号(高电平有效)和BCD码输出信号 (Q3~Q0)。 查看和核对RTL电路图以及占用资源的综合报告。进行仿真,观察仿真结果是否符合要求。 实验三 控制发光二极管循环发光移动试验 实验题目及要求 实验要求: 实验开发板有32个并排放置的发光二极管,控制32个发光二极管中的一个或者多个发光二极管发光,其它发光二极管都出于截止状态,发光二极管的导通顺序按照向左或向右两个方向移动,并且通过实验开发板上的1个DIP开关控制发光二极管循环发光移动的方向。 实验题目及要求 实验四 LED数码管显示数字 实验五 运动计时器的设计 实验要求: 在四个七段LED数码管上 显示自己学号的最后四位“xxxx” 开发板上有8个,使用左四个或者右四个 实验要求: (1)在四个七段LED数码管上显示分钟和秒,最长的计时时间为59:59。 (2)按下清零按键,在四个七段LED数码管上显示的时间为00:00 (3)按下启动/暂停按键,则启动或暂停计时器计时。其功能与实际的计时器的开始/停止按钮功能相同。设计一个能显示分、秒的计时器。 两个DIP按键 实验题目及要求 实验六 LED点阵屏上文字显示实验 实验要求: 在试验板的两个8×8的LED点阵屏上分别显示自己学号的最后两个数字。 实验七 键盘输入实验 实验要求: 利用实验板上的4x4小键盘,当检测到有键按下时,读取按键值并在LED数码管中显示该值 实验八 LCD显示屏显示实验 实验题目及要求 实验要求: 熟悉LCD显示的驱动原理,在实验板的LCD显示屏上显示自己的学号“PB10210XXX”。 看懂LCD12864编程时序!!! 实验九 数字按键实验 实验要求: 利用实验板上的4×4小键盘,在实验板上的小键盘上任意输入4个数字,在实验板的LCD显示屏上显示对应的4个数字“XXXX”。 实验题目及要求 实验十 单片机最小系统PCB设计 实验要求: 采用Altium Designer软件(由protel发展而来)画出51单片机最小系统的原理图,并完成PCB 设计。 扩展实验(选做):根据自己兴趣设计一个实用的电子系统 ISE14.7集成开发环境介绍 源文件窗口 处理子窗口 脚本子窗口 工作区子窗口 新建工程 输入 【file】-【new project】 *一定不要有中文路径 双击桌面图标 芯片选型,确保这样的,不然会影响之后的编译 描述语言选择VHDL/Verilog 仿真器选择Isim默认的即可 新建工程 输入 点击“Next”按钮 新建工程 输入 单击 再次确认选择的器件信息 可以看到仿真工具和描述语言 新建工程 输入 工程名 器件名字 单击 或选中器件名字,单击右键,选择【New Source】 Verilog VHDL 单击next 新建工程 输入 输入模块名 新建工程 输入 单击next 单击finish 新建工程 输入 生成了一 个空工程 源文件目录 编译命令窗口 待添加的程序主体 程序包, 类似C语言
文档评论(0)