专用集成电路实验指导书.docxVIP

实验一 EDA软件实验 实验级别：必做 实验级别：必做 实验性质：验证性 开课单位：信息与通信工程学院通信工程系 学时：4学时 一、实验目的: 1、2、3 1、 2、 3、 4、 5、 6、 7、 了解 Xilinx 掌握Xilinx 掌握Xilinx 掌握Xilinx 掌握Xilinx 掌握Xilinx TSE TSE ISE ISE ISE TSE 6. 2软件的功能。 6.2的VHDL输入方法。 6. 2的原理图文件输入和元件库的调用方法。 6. 2软件元件的生成方法和调用方法。 6. 2编译、功能仿真和时序仿真。 6. 2原理图设计、管脚分配、综合与实现、数据流下载方法。 了解所编电路器件资源的消耗情况。 二、实验器材： 计算机、Quartus II 软件或 xilinx TSE 三、实验内容: 1、本实验以三线八线译码器（LS74138）为例，在Xilinx 1SE 6.2软件平台上完成设计电路的VHDL 文本输入、语法检查、编译、仿真、管脚分配和编程下载等操作。下载芯片选择Xilinx公司的 Cool Runner IT系列XC2C256-7PQ208作为目标仿真芯片。 2、用1屮所设计的的三线八线译码器（LS74138）生成一个LS74138元件，在Xilinx TSE 6. 2软 件原理图设计平台上完成LS74138元件的调用，用原理图的方法设计三线八线译码器 （LS74138）,实现编译，仿真，管脚分配和编程下载等操作。 四、实验步骤： 4. 1 Xilinx TSE 6. 2 环境 1、三线八线译码器（74LS138） VHDL电路设计 （1〉、三线八线译码器（74LS138）的VHDL源程序的输入 打开 Xilinx TSE 6. 2 编程环境软件 Project Navigator,执行file” 菜单中的［New Project］ 命令，为三线八线译码器（74LS138）建立设计项目。项目名称【Project Name］为“Shiyen”， 工程建立路径为C:\Xilinx\bin\Shiyan”，其中顶层模块类型（Top-Level Module Type）n为硬 件描述语言（HDL）,如图1所示。 Project Name： Project |Shiyan| |C： \X i 1 i nx i n\Shi yan 一Select the type of Top-Level module for the Project Top-Level Module Type： [}WL 3 点击【卜一步】，弹出[Select the Device and Design Flow for the Project]对话框,在该对话框内 进行硬件芯片选择与工程设计工具配置过程。各标签具体含义如下： 【Device Family]：定义所选芯片器件族 [Device]:定义器件名 [Package]:定义器件封装形式 [Speed Grade]:定义芯片工作速度等级 [Top-Level Module Type]：定义顶层模块类型 【Synthesis Tool）：定义综合工具 [Simulator]:定义仿真测试工具 【Generated Simulation Language]:定义硬件描述语言 针对本试验所用开发板我们选择“CoolRunner2CPLDs”系列的“XC2C256-7PQ208”器件作为 目标芯片进行仿真，如图2所示。 Property Maae Value | Devi ce Family CoolRunner2 CPLDs Device xc2c256 Package Speed Grade -7 Top-Level Module Type HDL Synthesis Tool XST (VMDL/Verilog) Simulator Other Generated Simulation Language VHDL 图2 完成具体选择后点击【下一步】弹出如图3所示对话框，在该对话框内创建文件资源。 打开【New Source】标签，弹出如图4所示对话框，在左侧方框中包含了用户可以创建的文件 类型，包括以下内容: [Schematic】：原理图类型文件 [State Diagram]：状态图类型文件 [Test Bench Waveform]：波形类型测试文件 [User Document ]：用户类型文件 【Ver订og Module]： Ver订og类型文件 [Verilog Test Fixture]： Ver订og语言描述类型测试文件 [VIIDL Library]： VHDL 库文件 [VHDL Module]： VHDL类型模块文件 [VHDL Package)： VHDL类型文件封